4.3 Обоснование выбора элементной базы и по.

В отличие от обычных цифровых микросхем, логика работы ПЛИС не определяется при изготовлении, а задаётся посредством программирования (проектирования). Для программирования используются программаторы и отладочные среды, позволяющие задать желаемую структуру цифрового устройства в виде принципиальной электрической схемы или программы на специальных языках описания аппаратуры: Verilog, VHDL, AHDL и др., Фирмы изготовители ПЛИС для разработки проектов на своих микросхемах выпускают привязанное ним ПО. Поэтому выбирая микросхему мы выбираем и ПО в которой будем с ней работать . Выбор же самой ПЛИС обуславливался ТТХ , для реализации на ней проекта СКЗИ.

КОНСТРУКТОРСКАЯ ЧАСТЬ

1.Разработка проекта гост 28147-89 для программирования плис

1.1 Режим простой замены

1.1.1 Зашифрование открытых данных

Криптосхема, реализующая алгоритм зашифрования в режиме простой замены, должна иметь вид, приведенный на рисунке 1а.

Рисунок 1а.

Открытые данные, подлежащие зашифрованию, разбиваются на блоки по 64 бита в каждом. Ввод любого блока Т₀=(a₁(0), a₂(0), …, a₃₂(0), b₁(0), b₂(0), …, b₃₂(0)) двоичной информации в накопители N₁ (рис3 ) и N₂ (рис5) производится так:

что значение a₁(0) вводится в 1-й разряд N₁,

значение a₂(0) вводится во 2-й разряд N₁, и т.д.,

значение a₃₂(0) вводится в 32-й разряд N₁;

значение b₁(0) вводится в 1-й разряд N₂,

значение b₂(0) вводится во 2-й разряд N₂ и т.д.,

значение b₃₂(0) вводится в 32-й разряд N₂.

Блоки данных вводятся через мультиплексоры (рис 2 и рис 4) чтобы корректно записывать в накопители зашифрованные данные и только поступившие - открытые данные.

В результате получают состояние (a₃₂(0), a₃₁(0), …, a₂(0), a₁(0)) накопителя N₁ и состояние (b₃₂(0), b₃₁(0), …, b₂(0), b₁(0)) накопителя N₂.

Рис.1 Поступающие данные для записи

Рис2. Мультиплексор обрабатывающий поступающую информацию для накопителя N1

- xx [31..0]- блок информации полученный после цикла зашифрования

-aa [31..0]- блок информации полученный для цикла зашифрования

Рис3. Накопитель N1 в который записывается блок двоичной информации Т₀=(a₁(0), a₂(0), …, a₃₂(0)

Рис4. Мультиплексор обрабатывающий поступающую информацию для накопителя N2

-bl [31..0]- блок информации переписываемый из носителя N1 при записывании в него xx[31..0]

Рис5. Накопитель N2 в который записывается блок двоичной информации

В КЗУ (рис 7.) вводятся 256 бит ключа (рис 8.) . Чтобы обеспечить ввод ключа в КЗУ необходимо установить счетчик (рис 6) на котором по команде wr[19] к изменению данных откроется доступ, т.е a[0] =1, после записи ключа a[0] становится в 0. Далее схема зашифрования готова к работе.

Рис.6 Счетчик записи ключа в КЗУ

Содержимое восьми 32-разрядных накопителей Х₀, Х₁, …, Х₇ имеет вид:

Х₀=(W₃₂, W₃₁, …, W₂, W₁)

Х₁=(W₆₄, W₆₃, …, W₃₄, W₃₃)

. . . . . . . . . . . . .

Х₇=(W₂₅₆, W₂₅₅, …, W₂₂₆, W₂₂₅)

Рис7. Носитель КЗУ в который вводятся 256 бит ключа.

Рис8. Ключ зашифрования.

Алгоритм зашифрования 64-разрядного блока открытых данных в режиме простой замены состоит из 32 циклов.

В первом цикле начальное заполнение накопителя N₁ суммируется по модулю 2³² в сумматоре СМ₁ (Рис. 9) с заполнением накопителя Х₀, при этом заполнение накопителя N₁ сохраняется.

Рис9. Сумматор СМ₁

ac[31..0] –данные полученные из носителя N1

Рис10. Блоки подстановки K₀ ..K₇

Рис. 11 Регистры заполнения данных перестановки для блоков K₀ ..K₇

Заполнение блоков подстановки K₀ ..K₇ (рис.10) происходит через регистры (рис 11) с помощью поступающих команд wr[2..17] .Результат суммирования преобразуется в блоке подстановки К и полученный вектор поступает на вход регистра R, где циклически сдвигается на одиннадцать шагов в сторону старших разрядов. Результат сдвига суммируется поразрядно по модулю 2 в сумматоре СМ₂ (рис 12) с 32-разрядным заполнением накопителя N₂.

Рис12. Сумматор СМ₂

kk[20..0],kk[31..21]-сдвиг в 11 разрядов условно переставлены биты.

Полученный в СМ₂ результат записывается в N₁, при этом старое значение N₁ переписывается в N₂. Первый цикл заканчивается.

Последующие циклы осуществляются аналогично, при этом во 2-м цикле из КЗУ считывается заполнение Х₁, в 3-м цикле из КЗУ считывается заполнение Х₂ и т.д., в 8-м цикле из КЗУ считывается заполнение Х₇. В циклах с 9-го по 16-й, а также в циклах с 17-го по 24-й заполнения из КЗУ считываются в том же порядке:

Х₀, Х₁, Х₂, Х₃, Х₄, Х₅, Х₆, Х₇.

В последних восьми циклах с 25-го по 32-й порядок считывания заполнений КЗУ обратный:

Х₇, Х₆, Х₅, Х₄, Х₃, Х₂, Х₁, Х₀.

Таким образом, при зашифровании в 32 циклах осуществляется следующий порядок выбора заполнений накопителей:

Х₀, Х₁, Х₂, Х₃, Х₄, Х₅, Х₆, Х₇, Х₀, Х₁, Х₂, Х₃, Х₄, Х₅, Х₆, Х₇,

Х₀, Х₁, Х₂, Х₃, Х₄, Х₅, Х₆, Х₇, Х₇, Х₆, Х₅, Х₄, Х₃, Х₂, Х₁, Х₀.

В 32-м цикле результат из сумматора СМ₂ вводится в накопитель N₂, а в накопителе N₁ сохраняется старое заполнение.

Полученные после 32-го цикла зашифрования заполнения накопителей N₁ и N₂ являются блоком зашифрованных данных, соответствующих блоку открытых данных.

Рис.13 Счетчик на 32 цикла

При завершении 32 циклов зашифрования , записаная информация передается на выход и сбрасывается , алгоритм запускается по новой уже с новыми блоками информации. После того как проходит 32 цикл , процессор засекает переключение по rd[0] (рис 14) с 0 на 1 , после этого обращается к rd[1] , rd[2] и читает зашифрованую информацию.

Рис.14

Работа алгоритма на ПЛИС осуществляется в 5 тактов, которые формируются с помощью на D-триггеров , логическая схема формирования тактов указана на рисунке 15

Рис. 15 Формирование тактовых сигналов.

-Первый такт обеспечивает вывод ключа(1t)

-Второй такт Фиксирует выход СМ₂ (2t)

-Третий переключает мультиплексор и записывает результат в N2 (3t)

-Четвертый такт работает аналогично с N1 (4t)

-Пятый такт срабатывает по завершению 32 циклов и сбрасывает информацию. (5t)