Лекция 3

Под комбинационными понимают узлы, не содержащие элементов памяти. В таких узлах всякое изменение состояния входных сигналов вызывает соответствующее изменение выходных сигналов с задержкой, определяемой длительностью переходных процессов в данном узле. Поведение комбинационного узла может быть задано таблицей истинности.

Выделим следующие комбинационные узлы, которые реализованы в виде

микросхем: дешифраторы и шифраторы, мультиплексоры и демультиплексоры, шинные формирователи, компараторы цифровых сигналов, сумматоры, арифметико-логические устройства и умножители.

В комбинационных узлах можно выделить информационные, адресные и

управляющие входы. Управляющие входы помечают меткой E (Enable – разрешение).

Шифраторы (кодеры) – устройства, предназначенные для преобразования алфавитно-цифровой информации, поданной унитарным n-разрядным кодом в эквивалентный двоичный m-разрядный код.

Приведенный на рис. 3.1 шифратор – линейный, все ЛЭ присоединяются к одной общей шине (линии). Для реализации линейного шифратора необходимо иметь многовходовые ЛЭ. Переменная X₀ не задействована (табл. 3.1). Это означает, что при любом сигнале на входе X₀ на выходе шифратора не будет никаких изменений.

Рис. 3.1. Схема функциональная полного шифратора

Дешифраторы (декодеры) – устройства для распознавания числа, поданного позиционным n-разрядным кодом.

Преобразователи кодов применяют для преобразования двоичных кодов в двоичный дополнительный, двоично-десятичный, коды знаков русского или латинского алфавита, коды чисел любой системы счисления и наоборот.

Принцип построения преобразователей кодов рассмотрим на примере преобразования кода 8421 в код 2421.

Мультиплексор (коммутатор) – универсальное логическое устройство, на основе которого создают различные комбинационные и последовательные схемы, имеют один выход (Y₁) и более одного входа и осуществляющее коммутацию под действием управляющих сигналов (Х_k-1, Х_k-2, …, Х₁, Х₀) одного из информационных входных сигналов (D₀, D_1, …, D₂^k_-1) - на выход. Обычно 2^k=n, где k и n – число управляющих и информационных входов соответственно.

Демультиплексор – комбинационная схема, выполняющая функцию, обратную функции мультиплексора, т.е. это комбинационная схема, имеющая один информационный вход (D₁), n информационных выходов (Y₀, Y₁, Y_n-1), и k управляющих входов (X_k-1, X_k-2, … X₁, X₀). Обычно, также как и у мультиплексоров, 2^k=n. В зависимости от кода k на управляющих входах сигнал с единственного информационного входа выдаётся на один из n выходов.

Демультиплексоры часто используются для преобразования последовательного кода в параллельный.

Для наращивания числа выходов демультиплексора используют каскадное включение демультиплексоров.

Кроме коммутационных функций, мультиплексоры позволяют реализовать комбинационные устройства на m (m – количество управляющих входов) входов и на один выход. Если комбинационное устройство, построенное на базе мультиплексора, не требует подключения дополнительных элементов логики, то оно называется универсальным логическим модулем (УЛМ).

Часто использование мультиплексора при синтезе КУ, реализующего функцию с числом переменных больше, чем число управляющих входов мультиплексора, существенно упрощает этот процесс и схему.

Компараторы – это КС, осуществляющие сравнение (от англ. Compare – сравнение) поступающих на их вход двоичных кодов.

Схемы сравнения двоичных чисел – это устройства, формирующие на своем выходе, помимо сигнала равенства входных кодов (А=В), еще и сигналы, несущие информацию какое из входных кодов больше другого (А<В и А>В).

Сумматор – операционный элемент ЭВМ, представляющий собой схему, выполняющую арифметическое сложение и вычитание цифровых кодов двух чисел.

По способу обработки многоразрядных чисел различают сумматоры последовательные, параллельные и параллельно-последовательные.

Последовательные сумматоры строятся на основе одноразрядных сумматоров и применяются для сложения последовательных двоичных кодов.

Параллельный n-разрядный сумматор строят из n одноразрядных сумматоров по каскадному принципу, при этом обработка суммирования чисел производится одновременно во всех разрядах.

Одноразрядный полный сумматор имеет три входа (два слагаемых и перенос из предыдущего разряда) и два выхода (суммы и переноса в следующий разряд).