Лекция №6. Типовые схемы сопряжения микропроцессорной системы

Содержание лекции: структура, принцип действия и характеристики вспомогательных схем сопряжения центрального процессора..

Цели лекции: - изучить структуру и работу вспомогательных микросхем, предназначенных для сопряжения МП с внешним оборудованием, получить навыки составления структуры процессора на их основе.

МП через систему шин подключается к внешнему оборудованию, образуя микропроцессорную систему (МПС), как показано на рисунке 15. Обработкой информации, управлением потока и интерпретации команд, а также управлением работы шин занимается МП. Функции хранения информации выполняет постоянная и оперативная память. Связь с внешними устройствами осуществляют модули, называемые портами «ввода-вывода».

Для стандартного подключения к МП портов внешних устройств и памяти служат схемы сопряжения МП с внешним оборудованием.

Нагрузочная способность МП i8080A по шинной магистрали данных для сигнала логического нуля составляет всего 1,8 мА, а для логической единицы – 0,15 мА. Если суммарная нагрузка по МД или МА будет превышать эти величины, то для электрического сопряжения в микропроцессорной системе необходимо использовать шинные усилители-формирователи, которые позволяют:

а) обеспечить заданную нагрузочную способность шин при одно- и двунапрвленной передаче информации;

б) подключить к МПС удаленные элементы без существенного ухудшения характеристик;

в) согласовывать уровни сигналов между элементами, выполненными на базе различных технологий (ТТЛ, КМОП, n-МОП и т.д.).

В микропроцессорном комплекте i8080A имеются БИС 8286 и 8287 (ВА86 и ВА87 – аналоги), которые представляют собой восьмиразрядные двунаправленные шинные формирователи (ШФ), имеющие два канала А (входы) и В (выходы), один из которых подключается к МП, а другой – к системной магистрали, причем выходы с тремя состояниями у первой микросхемы – прямые, а второй – инверсные.

Из рисунка 17а, на котором показана функциональная схема ШФ 8286, видно, что управление направлением передачи и ее отключением осуществляется управляющими сигналами T (Transmitter) и OE (Output Enable), подаваемыми на входы усилителей F, соответственно. Передача информации разрешена при OE = 0, причем, если T = 1, то направление передачи от МП к МД. При OE = 1 выходы обоих каналов переводятся в третье состояние, когда выходные усилители отключены. ШФ имеют малую нагрузку по входам (0,2 мА при низком входном уровне) и высокую нагрузочную способность выходов (12 мА для выходов А и 32 мА для выходов В при низком уровне выходного сигнала). На рисунке 17б показан пример организации адресной магистрали на двух микросхемах ШФ.

.

F

A₀ – A₇

A₀ – A₇

A₀ – A₇

F

А

8286х2

T OE

B₀ – B₇

от МП

к МА

T

1

1

+5

OE а) б)

Рисунок 17 - Организации адресной магистрали на шинных формирователях

В МПС для подключения к магистрали часто используют буферные регистры (БР), которые представляют собой универсальные восьмиразрядные регистры на D – триггерах с тремя состояниями на выходе. В отличие от ШФ буферные регистры способны хранить данные. Благодаря этому они могут выполнять временную буферизацию данных, что составляет важнейшую функцию портов. БФ с тремя состояниями на выходах регистра обеспечивают портам возможность отключения от магистрали по действием управляющих сигналов, а также необходимую нагрузочную способность.

В микропроцессорном комплекте i8080A имеются восьмиразрядные буферные регистры 8282 и 8283 (инвертирующий), которые имеют аналоги ИР82 и ИР83 в серии КР580. На рисунке 18 представлены структурная схема (а) и условное обозначение регистра 8282 (б).

STB RG Z

DI0 DO0

DI1 DO1

DI2 DO2

DI3 DO3

DI4 DO4

DI5 DO5

DI6 DO6

DI7 DO7

OE

INTA

WO

STACK

HLTA

OUT

M1

INP

MEMR

выход генератора STSTB

C T

D

STB

DO7-DO0 от МП

DI7-DI0

а)

OE

а) б)

Рисунок 18 – Структура буферного регистра и его условное обозначение

Из рисунка 18 видно, что БР имеет информационные входы DI0…DI7, выходы усилителей с тремя состояниями DO0…DO7, разрешающий вход строба STB (Strobe), по которому происходит запись информации в регистр (при STB = 0 – режим хранения), и вход ОЕ, низкий уровень сигнала на который разрешает чтение информации по выходам, а высокий уровень сигнала переводит выходы в состояние «отключено».

МП в первом такте каждого машинного цикла выставляет на МА байт своего состояния, который сигналом SYNC записывается в регистр состояния для дальнейшего использования при формировании управляющих сигналов, обращения к ОЗУ и организации различных режимов работы МПС.

На рисунке 18б показана схема включения БР в качестве регистра состояния, на выходе которого формируются десять битов состояния: INTA – подтверждение прерывания; WO – запись – вывод; STACK – стек; HLTA – подтверждение останова; OUT – вывод; M1 – цикл М1; INP – ввод; MEMR – считывание из памяти.

Для упрощения интерфейса центрального процессора разработаны специальные БИС системного контроллера (СК) 8226/28/38 (аналоги: КР580ВК26/28/38), которые осуществляют формирование выходных сигналов МД и сигналов управления ОЗУ и усройств ввода-вывода.

На рисунке 19а показана схема подключения СК 8226. Микросхема содержит двунаправленный магистральный формирователь, регистр состояния и схему формирования управляющих сигналов. Формирователь управляется сигналами, подаваемыми на входы DBIN, HLDA с соответствующих выходов МП, и внешним сигналом размещения магистрали, подаваемым на вход BUSEN (bas enable) с системы прямого доступа памяти (ПДП). Сигнал высокого уровня на входе BUSEN устанавливает все входы контроллера в высокоимпедансное состояние. Байт состояния запоминается по стробу, подаваемому на вход STSTB с одноименного выхода генератора тактовых импульсов (ГТИ), реализованного на микросхеме 8224 (аналог – КР580ГФ24), условное обозначение которого показано на рисунке 19б.

XTAL1 CLK OSC

XTAL2 F1

TANK F2

F2TTL

SYNC STSTB

RESIN RESET

RDYIN READY

D0-D7 DB0-DB7

DBIN BUSEN

WR INTA

HLDA MEMR

MEMW

IO R

STSTB IO W

а) б)

Рисунок 19 – Схемы системного контроллера и генератора импульсов

ГТИ предназначен для синхронизации микропроцессорной системы на основе соответствующего комплекта. Генератор формирует тактовые импульсы частотой до 2,5 МГц с амплитудой 12В, Назначение выводов микросхемы генератора следующее:

SYNC – вход синхронизации начала цикла от МП;

RESIN – входной сигнал сброса;

RDYIN – вход сигнала готовности ВУ для работы с МП;

OSC – выход гармонического сигнала;

F1,F2 – выходы тактовых импульсов;

STSTB – строб состояния (для фиксации байта состояния МП);

RESET – выходной сигнал сброса;

READY – выходной сигнал готовности.

На рисунке 20 показан один из вариантов построения структуры центрального процессора 8080А на базе вспомогательных БИС соответствующего комплекта.

8286 ШУ

8224 8080A

F1

F2 A0 – A15

RESET

READY

INTE

D0 – D7

DBIN

WR

HOLD

HLDA

INT

SYNC

F1

F2

RESET

REFDY

RESIN

RDYIN

STSTB

SYNC STSTB

A B

T OE

ШA

5В

DB

DBIN

BUSIN

WR

INTA

HLDA

MEMR

MEMW

IOR

IOW

З апрос ПДП

З апрос прерывания

Рисунок 20 - Структура модуля центрального процессора 8080А