
- •Принцип двоичного кодирования
- •0 D 0 0 1 0 0 0 инверт
- •1) Проверить, выровнены ли порядки, и. Если нет. То выровнять.
- •2} Сложить мантиссы (одна из них. Возможно, денормализовша).
- •С 1992 г. - неотъемлемая часть Intel и amd.
- •271 Команда - групповые арифметические и логические операции , сдвиги , сравнения , перегруппировка и извлечение отдельных чисел , различные варианты пересылок .
- •Команды управления виртуальной памятью .
- •6} В режиме ss&2
- •3 Register ImmediateFormat 1a
- •Instruction -Level Pa га I lei ism
- •Instruction -Level Parallel ism
- •Su perscalarArch itectu res
- •Intel 486 - один конвейер , Pentium - 2 конвейера из 5 стадий .
- •Su perscalarArch itectu res
- •Su perscalarArch itectu res
- •Instruction
- •1011X j|I 2 - все параллельно
- •1 Упрощается архитектура процессора ; вместо распараллеливающей логики на eric процессоре можно разместить больше регистров , функциональных устройств .
- •BusWidth
- •1. Арбитраж пин
- •3. Методы повышения эффективности пин
- •4. Стандарты шинS Примеры
- •Bus Arbitration (2)
- •Способы расширения полосы пропускания шин :
- •Pci BusTransactions
- •Сокращённые обозначения -kj,Mi7 Gi.Ti.Pi и Ei.
- •Vax/1980 pPra/1996
- •MemoryChips
- •Volatile
- •1. Блочная организация основной памяти
- •2. Микросхемы памяти
- •Расслоение памяти
- •Расслоение памяти
- •1. Динамические сву
- •Динамические сву для видеоадаптеров
- •Многопортовые os/
- •Volatile
- •2. (Пни -память
- •3. Ассоциативные 3/
- •4. Организация fau -памяти
- •Пример 2
- •Пример 2
- •1. Организация fcu -памяти
- •2. Система ввода -вывода
- •Ёмкость каи - 32kb , строки го 25б байт .
- •Address
- •64 Kb cache, direct -mapped,32 -byte cache block
- •32 Kb cache, 2 -wayset -associative, 16 -byteblocks
- •16Kb,4 -wayset-associativecache732 -bitaddress, byte -addressablememory/32 -byte cache blocks/lines
- •Write -through - прежде всего обновляется слово ,
- •Средства обнаружения и защиты от ошибок . Архитектура современных н)¥щ основана на полностью ассоциативном отображении .
- •Структура гу
- •1. Понятие конвейера
- •If: Instruction fetch
- •Id: Instruction decode/ register file read
- •Риск го данным - взаимосвязь команд го данным
- •Pipelined Datapath
- •Hazards
- •Superscalar Architectures
- •Instruction
- •Instruction decode
- •1. Очередность вьщачи декодированных команд на исполнительные блоки отличается от последовательности предписанной программой -неупорядоченная выдача команд (out-of-orderissue ),
- •Sisd,misd,simd,mimd.
- •Классификация Флинна
- •Heterogeneous multiprocessor chip with six cores
- •Организация памяти вс
- •Message-passing interconnection network
- •3 Stages
- •3 Stages
- •Num am ulti processors
- •Interconnection network
- •18Bits 8
- •18Bits 8
- •And memories are not shown.
- •(A) a star, (b) a complete interconnect.
- •(C) a tree, (d) a ring, (e) a grid, (f) a double torus.
- •(G) a cube, (h) a 4d hypercube.
- •Red Storm (2)
6} В режиме ss&2
Н
ЛШ1ЫХ
Слайд 16
Printed
with FinePrint- purchase atwww.fineprint.com
Дрп . регистры Pentium4
Регистры
ХММ (55Е, 55Е2)
позволяют выполнять векторные
(пакетные ) и скалярные инструкции .
Векторные
- операция сразу над четырьмя комплектами
операндов
. Скалярные - с одним комплектом
операндов (младшим
32-разрядным словом ).
Г(эи исполнении инструкции с )ФМ традиционное оборудование FPU/MMX не используется -> эффективное смешение инструкций МЧХ с командами с ГВ.
Слайд 17
The
UltraSPARC III Instruction Formats
3 Register ImmediateFormat 1a
1b
The original SPARC instruction formats.
Вых . регистр 5
B<. регистр 2 5
регистр 1 СП с плав .
SETHI
точкой5 1 8
|
DEST |
OPCODE |
SRC1 |
0 |
FP-OP |
SRC2 | |
|
DEST |
OPCODE |
SRC1 |
1 |
IMMEDIATE CONSTANT | ||
2 5 3 22 | |||||||
|
DEST |
OP |
IMMEDIATE CONSTANT |
22
2 1
|
A |
COND |
OP |
PC-RELATIVE DISPLACEMENT |
30
Условие
BRANCH
PC-RELATIVE
DISPLACEMENT
CALL
Смещение
относительно счетчика команд
Для включения в 32 -битную команду 32 битной конст . - SETHI команда - задание в два этапа (22 бита +10 бт" следующей командой )
Слайд 18
Printed
with FinePrint- purchase atwww.fineprint.com
Ортогональность КК и способов адресации
Bits
8
OPCODE |
0 |
DEST |
SRC1 |
SRC2 |
|
OPCODE |
1 |
DEST |
SRC1 |
OFFSET |
OPCODE
OFFSET
Пример
формата команд для трехадресной
машины . Идеально
- регулярная структура формата команд
и и< число
должно ->min.
Вое регистры должны быть доступны для всех регистров , включая FP (указатель фрейма ),SP (указатель стека ) и PC (счётчик команд ).
Слайд 19
Ортогональность AIK и способов адресации
Bits
|
3 |
3 5 |
4 |
3 |
5 |
|
4 |
|
1 |
OPCODE |
[MODE] REG |
|_ OFFSET |
[mode[ |
REG |
1 с |
)FFSE |
т | |
1 |
|
(Optional 32-bit |
direct address |
or offset) |
|
|
|
|
|
|
(Optional 32-bit |
direct address |
or offset) |
|
|
|
1 1 |
Пример формата команд для двухадресной машины .
ЕМ должна прибавлять слово из памяти к регистру, регистр к слову, складывать два регистра либо два слова из памяти .
Пока доступ к памяти дорог - этот подход не популярен . PTJP -11 и VjOX - сходные системы , были популярны .
Проблема - при прямой адресации - большое кол . бит для адреса (96) -> 3 цикла шины (команда +2 операнда ).
Для любого REC - тоже 96 бит команда + 4 цикла .
Слайд Т)
Printed with FinePrint- purchase atwww.fineprint.com
Discussion of Addressing Modes
A
comparison of addressing modes.
Addressing mode |
Pentium 4 |
UltraSPARC III |
8051 |
Accumulator |
|
|
X |
Immediate |
X |
X |
X |
Direct |
X |
|
X |
Register |
X |
X |
X |
Register indirect |
X |
X |
X |
Indexed |
x |
X |
|
Based-indexed |
|
X |
|
Stack |
|
|
|
Слайд Ъ.
Параллелизм
Параллелизм
- возможность выполнять две или более
операции
одновременно . Две формы :
Параллелизм на уровне команд - один процессор выполняет несколько команд одновременно .
Параллелизм на уровне процессоров - над одной задачей работает несколько процессоров .
Слайд 22
Printed with FinePrint- purchase atwww.fineprint.com