
- •Принцип двоичного кодирования
- •0 D 0 0 1 0 0 0 инверт
- •1) Проверить, выровнены ли порядки, и. Если нет. То выровнять.
- •2} Сложить мантиссы (одна из них. Возможно, денормализовша).
- •С 1992 г. - неотъемлемая часть Intel и amd.
- •271 Команда - групповые арифметические и логические операции , сдвиги , сравнения , перегруппировка и извлечение отдельных чисел , различные варианты пересылок .
- •Команды управления виртуальной памятью .
- •6} В режиме ss&2
- •3 Register ImmediateFormat 1a
- •Instruction -Level Pa га I lei ism
- •Instruction -Level Parallel ism
- •Su perscalarArch itectu res
- •Intel 486 - один конвейер , Pentium - 2 конвейера из 5 стадий .
- •Su perscalarArch itectu res
- •Su perscalarArch itectu res
- •Instruction
- •1011X j|I 2 - все параллельно
- •1 Упрощается архитектура процессора ; вместо распараллеливающей логики на eric процессоре можно разместить больше регистров , функциональных устройств .
- •BusWidth
- •1. Арбитраж пин
- •3. Методы повышения эффективности пин
- •4. Стандарты шинS Примеры
- •Bus Arbitration (2)
- •Способы расширения полосы пропускания шин :
- •Pci BusTransactions
- •Сокращённые обозначения -kj,Mi7 Gi.Ti.Pi и Ei.
- •Vax/1980 pPra/1996
- •MemoryChips
- •Volatile
- •1. Блочная организация основной памяти
- •2. Микросхемы памяти
- •Расслоение памяти
- •Расслоение памяти
- •1. Динамические сву
- •Динамические сву для видеоадаптеров
- •Многопортовые os/
- •Volatile
- •2. (Пни -память
- •3. Ассоциативные 3/
- •4. Организация fau -памяти
- •Пример 2
- •Пример 2
- •1. Организация fcu -памяти
- •2. Система ввода -вывода
- •Ёмкость каи - 32kb , строки го 25б байт .
- •Address
- •64 Kb cache, direct -mapped,32 -byte cache block
- •32 Kb cache, 2 -wayset -associative, 16 -byteblocks
- •16Kb,4 -wayset-associativecache732 -bitaddress, byte -addressablememory/32 -byte cache blocks/lines
- •Write -through - прежде всего обновляется слово ,
- •Средства обнаружения и защиты от ошибок . Архитектура современных н)¥щ основана на полностью ассоциативном отображении .
- •Структура гу
- •1. Понятие конвейера
- •If: Instruction fetch
- •Id: Instruction decode/ register file read
- •Риск го данным - взаимосвязь команд го данным
- •Pipelined Datapath
- •Hazards
- •Superscalar Architectures
- •Instruction
- •Instruction decode
- •1. Очередность вьщачи декодированных команд на исполнительные блоки отличается от последовательности предписанной программой -неупорядоченная выдача команд (out-of-orderissue ),
- •Sisd,misd,simd,mimd.
- •Классификация Флинна
- •Heterogeneous multiprocessor chip with six cores
- •Организация памяти вс
- •Message-passing interconnection network
- •3 Stages
- •3 Stages
- •Num am ulti processors
- •Interconnection network
- •18Bits 8
- •18Bits 8
- •And memories are not shown.
- •(A) a star, (b) a complete interconnect.
- •(C) a tree, (d) a ring, (e) a grid, (f) a double torus.
- •(G) a cube, (h) a 4d hypercube.
- •Red Storm (2)
С 1992 г. - неотъемлемая часть Intel и amd.
PentiumMMX - 57SIMD -команд (параллельная обработка упакованных целых чисел ).
В 1996 - первые 5МЭ -команды для ГВ - /М D в КБ -2. Производительность в соотв . приложениях *2.
Слайд 12
Printed with FinePrint- purchase atwww.fineprint.com
Тиы команд
Команды
SM)
— Single Instruction Multiple Data
В 1996 - первые 5МЭ -команды для ГВ - /М D в КБ -2.
Через поп года у Intel - потоковые SIMD команды (SSE - Streaming SIMD Extension) /0 команд в Pentiumlll дополняли групповые целочисленные ГУМХ операции + групповые с 32 -х разр . вещественными .числами .
SSE делятся на три категории :
работа с упакованными группами целых чисел(размером с байт , слово , двойное или квадро слово ).
оперирование одной парой 32 -х или 64 -х разрядныхчисел с ГВ.
обработка четырёх пар вещественных чисел обычнойточности или двух пар вещественных чисел двойнойточности .
Тиы
команд
Команды
53МЭ - Single
Instruction Multiple Data SSE
->SSE 2
в PentiumlV
271 Команда - групповые арифметические и логические операции , сдвиги , сравнения , перегруппировка и извлечение отдельных чисел , различные варианты пересылок .
У AMD 3DNow! -> Enhanced 3DNow! Близок к SSE2 ГУМХ - поддерживают все процессоры и WD и Intel.
У ЕМ в PowerPC - SM} команды «AltiVec » во многих отношениях превосходят и WD и Intel. Есть трёхоперандные команды , нестандартные целочисленные форматы и т.п.
Слюй И-
Printed with FinePrint- purchase atwww.fineprint.com
Команды S1MD в некоторых RBC
процессорах
Instruction category |
Alpha MAX |
III1 MAX2 |
I'l'hiiuui MMX |
Power PC AlliVec |
SPARC VIS |
|
Arid/jiubtracr. |
|
4H |
SB.4H.2W |
Kill. XK, 4W |
4H.2W | |
Sal л alin^ add/sub |
|
4H |
Sli,4U |
1613. KR 4W |
| |
Multiply |
|
|
4H |
16R, KH |
| |
Compare |
|
|
SU.I1-I.2W |
16B. KH, JW |
4H.2W | |
Shift rightflefl |
|
4H |
4H.2W |
16B.8H,4W |
| |
SbiLL liiitu iirilhmclic |
|
4H |
|
16B. 8H. 4W |
| |
Multiply and add |
|
|
|
gH |
| |
Shift .ind \uki i saturating) |
|
4H |
|
|
| |
AndAw/xor |
RB,4HaW |
8B.4H.2W |
SB,4tUW |
16B.8H.4W |
8Bi4H2W | |
Absolute difference |
|
|
|
I6B.8H.4W |
KB | |
Maximum/minimum |
SB. 4W |
|
|
ltiB.SH.4W |
| |
Pack |2n biis —> n liksj |
4H-MB |
2*4H->SB |
4Н->4Й, |
4W->4B, |
2W->2B, 4H->4B | |
Unpack/racr^e |
4B->1H |
|
2B->2W. 4B->4H |
4B->1W. |
4B->4H, 2МВ-ЖВ | |
I'ermute/jihufMe |
|
4H |
|
ifiB.KH, 4W |
|
FIGURE 2.17 Summary of multimedia support for desktop RISCs. Note ]he? diversity oi supporl. with lit№ in common across the live archrteciures, All are fixed width operations, performing multiple narrow operaiions on either a 64-bii of 128-Ы! ALU. В stands for byte (8 bits), H for half word [16 bils): and W for word (32 hils).Thus В В means an operation on 8 byles in a Single instruction. Note rhal AlliVec assume a123-bit ALU, mi the rest assume 64 bits. Pack and unpack use the notation £*£W ю mean 2 operands each with 2 words, This table Is a slmplilicatlon ol the full multimedia architectures, leaving out many details. For example, HP MAX2 includes an instruction Lo calculate averages, and SPARC VIS includes Instructions to sel registers to constants. Al so, this table does not hd и d p the memory al ig nment operation of AlliVec, MAX and V \S
Слайд 15
I
Тиы команд
Команды
работы со строками
Обычно предусматриваются команды перемещения , сравнения и поиска строк . В большинстве ЕМ данные операции имитируются с помощью других команд .
Команды п реобразова н ия
Изменение формата представления данных . Например , перевод из двоичной в двоично -десятичную с.с.
Слайд 16
Printed with FinePrint- purchase atwww.fineprint.com
Тиы команд
Команды
ввода /вывода
Могут быть разделены на 3 типа :
команды управления ГУ (запуск ГУ и указаниетребуемого действия , трактовка действий зависит оттипа ГУ)
команды проверки состояния ГУ (тестированиепризнаков состояния блока В/В и подключенных к немуГУ. Можно получить мф -ю: включено лл питание ГУ,завершена пред . операция ГУ, есть ошибки и т.п.)
команды ввода /вывода (предписывают блоку Bfiполучить зп . данных от ГУ и поместить на ИД либонаоборот - получить данные с ИД и послать в ГУ).
Слюй 17
Тиы команд
Команды
управления системой
Являются привилегированными командами , выполняются когда Ц1 находится в привилегированном состоянии либо выполняет прив . программу (обычно ОС).
Только с помощью данных команд могут быть изменено состояние ряда регистров устройства управления .