- •Принцип двоичного кодирования
- •0 D 0 0 1 0 0 0 инверт
- •1) Проверить, выровнены ли порядки, и. Если нет. То выровнять.
- •2} Сложить мантиссы (одна из них. Возможно, денормализовша).
- •С 1992 г. - неотъемлемая часть Intel и amd.
- •271 Команда - групповые арифметические и логические операции , сдвиги , сравнения , перегруппировка и извлечение отдельных чисел , различные варианты пересылок .
- •Команды управления виртуальной памятью .
- •6} В режиме ss&2
- •3 Register ImmediateFormat 1a
- •Instruction -Level Pa га I lei ism
- •Instruction -Level Parallel ism
- •Su perscalarArch itectu res
- •Intel 486 - один конвейер , Pentium - 2 конвейера из 5 стадий .
- •Su perscalarArch itectu res
- •Su perscalarArch itectu res
- •Instruction
- •1011X j|I 2 - все параллельно
- •1 Упрощается архитектура процессора ; вместо распараллеливающей логики на eric процессоре можно разместить больше регистров , функциональных устройств .
- •BusWidth
- •1. Арбитраж пин
- •3. Методы повышения эффективности пин
- •4. Стандарты шинS Примеры
- •Bus Arbitration (2)
- •Способы расширения полосы пропускания шин :
- •Pci BusTransactions
- •Сокращённые обозначения -kj,Mi7 Gi.Ti.Pi и Ei.
- •Vax/1980 pPra/1996
- •MemoryChips
- •Volatile
- •1. Блочная организация основной памяти
- •2. Микросхемы памяти
- •Расслоение памяти
- •Расслоение памяти
- •1. Динамические сву
- •Динамические сву для видеоадаптеров
- •Многопортовые os/
- •Volatile
- •2. (Пни -память
- •3. Ассоциативные 3/
- •4. Организация fau -памяти
- •Пример 2
- •Пример 2
- •1. Организация fcu -памяти
- •2. Система ввода -вывода
- •Ёмкость каи - 32kb , строки го 25б байт .
- •Address
- •64 Kb cache, direct -mapped,32 -byte cache block
- •32 Kb cache, 2 -wayset -associative, 16 -byteblocks
- •16Kb,4 -wayset-associativecache732 -bitaddress, byte -addressablememory/32 -byte cache blocks/lines
- •Write -through - прежде всего обновляется слово ,
- •Средства обнаружения и защиты от ошибок . Архитектура современных н)¥щ основана на полностью ассоциативном отображении .
- •Структура гу
- •1. Понятие конвейера
- •If: Instruction fetch
- •Id: Instruction decode/ register file read
- •Риск го данным - взаимосвязь команд го данным
- •Pipelined Datapath
- •Hazards
- •Superscalar Architectures
- •Instruction
- •Instruction decode
- •1. Очередность вьщачи декодированных команд на исполнительные блоки отличается от последовательности предписанной программой -неупорядоченная выдача команд (out-of-orderissue ),
- •Sisd,misd,simd,mimd.
- •Классификация Флинна
- •Heterogeneous multiprocessor chip with six cores
- •Организация памяти вс
- •Message-passing interconnection network
- •3 Stages
- •3 Stages
- •Num am ulti processors
- •Interconnection network
- •18Bits 8
- •18Bits 8
- •And memories are not shown.
- •(A) a star, (b) a complete interconnect.
- •(C) a tree, (d) a ring, (e) a grid, (f) a double torus.
- •(G) a cube, (h) a 4d hypercube.
- •Red Storm (2)
And memories are not shown.
(A) a star, (b) a complete interconnect.
(C) a tree, (d) a ring, (e) a grid, (f) a double torus.
(G) a cube, (h) a 4d hypercube.
Printed with FinePrint- purchase atwww.fineprint.com
й 18
BlueGene(l)
The
BlueGene/L custom processor chip.
North Up
i
ji Interface to
Compute CPU. L1 caches ч ^ Custom chip /3D-torus
\
Floatingpoint unit
FPU
L2 cache
-o-
PowerPC 440 core
FPU
4-MB
L3 cache
West
Snooping;
East
I
FPU
L2 cache
PowerPC 440 core
FPU
To card-leve! DDR SDRAM
Communication
CPU




I—I
South
Ethernet
Down
Слайд 19
BlueGene(2)
The
BlueGene/L. (a) Chip, (b) Card, (c)
Board.


![]()
512-MB
SDRAM
612-MB SDftAM
![]()
I
i
Chip:

(a)
Card: Board Cabinet
2 Chips 16 Cards 32 Boards
1 GB 32 Chips 512 Cards
16 GB 1024 Chips 512 GB
(b) (c) (d)
System
64 Cabinets 2048 Boards 32,769 Cards 65,536 Chips 32 ТВ
Слайд Т)
Printed
with FinePrint- purchase atwww.fineprint.com
Red Storm (1)



Set
of \
8
boards
s~/
JT
-1
Opteron
Cabinet'
100-Mbps Ethernet Seastar
|
/ |
/ |
| |||
|
|
|
|
| ||
|
|
/ |
/ |
| ||
|
—* |
Card cage |
A | |||
|
|
/ |
/ |
/ / | ||
|
|
Card cage |
A | |||
|
|
/ |
/ | |||
|
|
Card cage |
/ | |||
|
|
|
|
| ||
Packaging of the Red Storm components,
Слайд Ъ.
Red Storm (2)
The
Red Storm system as viewed from above,
I/O and service node Switch
Swi
Compute node
X
□□
□
□ D
X
О □ □ □ □ □ □
DDDDDDD □ □ □ □ □ □ □
DDODDDD
апппапппппппп
DDDDDDDDDDDDD
□nnnoannnnDcn
DDDDDDDDDDDDD
\
П П П П П П D DDDDDDO П П П П □ □ □ DDDDDDO
□ □
D D
П □
D □





120 ТВ
(2688
Opterons)
storage
52Switchable cabinets 28 Unclassified(4992 Opterons ) cabinets
Printed with FinePrint- purchase atwww.fineprint.com
Слайд 22
A Comparison of BlueGene/L and Red Storm
A

comparison of
BlueGene f.
andRed
Storm.
|
Item |
BlueGene/L |
fled Storm |
|
CPU |
32-Bit PowerPC |
64-Bit Opteron |
|
Clock |
700 MHz |
2 GHz |
|
Compute CPUs |
65.536 |
10.368 |
|
CPUs/board |
32 |
4 |
|
CPUs/cabinet |
1024 |
96 |
|
Compute cabinets |
64 |
108 |
|
Teraflops/sec |
71 |
41 |
|
Memory/CPU |
512MB |
2-4 GB |
|
Total memory |
32 ТВ |
10 ТВ |
|
Router |
PowerPC |
Seastar |
|
Number of routers |
65.536 |
10r368 |
|
Interconnect |
3D torus 64 x 32 у 32 |
3D torus 27 * 16 у 24 |
|
Other networks |
Gigabit Ethernet |
Fast Ethernet |
|
Partitionabie |
No |
Yes |
|
Compute OS |
Custom |
Custom |
|
I/O OS |
Linux |
Linux |
|
Vendor |
IBM |
Cray Research |
|
Expensive |
Yes |
Yes |
Слайд Ъ
Google(l)
Processing
of a Google query.
|
|
" L~, |
|
. „.-....,■: |
1S*,M16,... |
|
abacus |
vn,eti^,... |
|
аЬакклв |
7Э4£О|0&О£Т , . |
|
abandon |
147Й. BUSS... |
|
|
« * • |
|
|
--- |
|
sarjvarK |
12-VE. 56+3... |
|
abacus |
таз. ыез?... |
|
аавпаоп |
|
Document
servers
incfex
servers
./
V
Printed
with FinePrint- purchase atwww.fineprint.com
Google(2)

![]()
OC-12Fiber
- OC-48 Fiber
128-port
Gigabit Ethernet
switch



128-port Gigabit
Ethernet switch









■ Two
gigabit Ethernet
links
BO-PC
rack
uster.
• •



• •
• •
• •
Printed with FinePrint- purchase atwww.fineprint.com
' \I \I \I \/ \I \1 \
Слайд 25

