
- •Принцип двоичного кодирования
- •0 D 0 0 1 0 0 0 инверт
- •1) Проверить, выровнены ли порядки, и. Если нет. То выровнять.
- •2} Сложить мантиссы (одна из них. Возможно, денормализовша).
- •С 1992 г. - неотъемлемая часть Intel и amd.
- •271 Команда - групповые арифметические и логические операции , сдвиги , сравнения , перегруппировка и извлечение отдельных чисел , различные варианты пересылок .
- •Команды управления виртуальной памятью .
- •6} В режиме ss&2
- •3 Register ImmediateFormat 1a
- •Instruction -Level Pa га I lei ism
- •Instruction -Level Parallel ism
- •Su perscalarArch itectu res
- •Intel 486 - один конвейер , Pentium - 2 конвейера из 5 стадий .
- •Su perscalarArch itectu res
- •Su perscalarArch itectu res
- •Instruction
- •1011X j|I 2 - все параллельно
- •1 Упрощается архитектура процессора ; вместо распараллеливающей логики на eric процессоре можно разместить больше регистров , функциональных устройств .
- •BusWidth
- •1. Арбитраж пин
- •3. Методы повышения эффективности пин
- •4. Стандарты шинS Примеры
- •Bus Arbitration (2)
- •Способы расширения полосы пропускания шин :
- •Pci BusTransactions
- •Сокращённые обозначения -kj,Mi7 Gi.Ti.Pi и Ei.
- •Vax/1980 pPra/1996
- •MemoryChips
- •Volatile
- •1. Блочная организация основной памяти
- •2. Микросхемы памяти
- •Расслоение памяти
- •Расслоение памяти
- •1. Динамические сву
- •Динамические сву для видеоадаптеров
- •Многопортовые os/
- •Volatile
- •2. (Пни -память
- •3. Ассоциативные 3/
- •4. Организация fau -памяти
- •Пример 2
- •Пример 2
- •1. Организация fcu -памяти
- •2. Система ввода -вывода
- •Ёмкость каи - 32kb , строки го 25б байт .
- •Address
- •64 Kb cache, direct -mapped,32 -byte cache block
- •32 Kb cache, 2 -wayset -associative, 16 -byteblocks
- •16Kb,4 -wayset-associativecache732 -bitaddress, byte -addressablememory/32 -byte cache blocks/lines
- •Write -through - прежде всего обновляется слово ,
- •Средства обнаружения и защиты от ошибок . Архитектура современных н)¥щ основана на полностью ассоциативном отображении .
- •Структура гу
- •1. Понятие конвейера
- •If: Instruction fetch
- •Id: Instruction decode/ register file read
- •Риск го данным - взаимосвязь команд го данным
- •Pipelined Datapath
- •Hazards
- •Superscalar Architectures
- •Instruction
- •Instruction decode
- •1. Очередность вьщачи декодированных команд на исполнительные блоки отличается от последовательности предписанной программой -неупорядоченная выдача команд (out-of-orderissue ),
- •Sisd,misd,simd,mimd.
- •Классификация Флинна
- •Heterogeneous multiprocessor chip with six cores
- •Организация памяти вс
- •Message-passing interconnection network
- •3 Stages
- •3 Stages
- •Num am ulti processors
- •Interconnection network
- •18Bits 8
- •18Bits 8
- •And memories are not shown.
- •(A) a star, (b) a complete interconnect.
- •(C) a tree, (d) a ring, (e) a grid, (f) a double torus.
- •(G) a cube, (h) a 4d hypercube.
- •Red Storm (2)
Sisd,misd,simd,mimd.
SED - Singlelnstructionstream/SingleDatastream Одиночный поток команд - одиночный поток данных . Представители - классические фон -неймановские ЕМ . Каждая команда обрабатывается последовательно , каждая команда инициирует одну операцию с одним потоком данных . Конвейер не имеет значения - даже векторно -конвейерные BZ причисляют к SED системам , если вектор рассматривать как неделимый элемент . Сяйд 4
Printed
with FinePrint- purchase atwww.fineprint.com
Классификация Флинна
SBD |
|
|
|
|
MESD |
|
|
|
|
|
| ||||||||||||||||||||||
|
|
|
|
|
| ||||||||||||||||||||||||||||
Память |
Команды *• |
|
|
Память |
|
|
W | ||||||||||||||||||||||||||
w |
|
|
|
| |||||||||||||||||||||||||||||
команд |
|
|
|
команд |
К.СМЭ1-(ф1 |
|
—► |
w |
|
|
| ||||||||||||||||||||||
|
|
|
|
| |||||||||||||||||||||||||||||
|
Данные |
ЛП |
■ У |
|
|
ь |
W |
|
|
|
| ||||||||||||||||||||||
|
|
|
|
|
|
|
| ||||||||||||||||||||||||||
Память данных |
|
Память |
Данные |
| |||||||||||||||||||||||||||||
|
|
|
данных |
|
|
—» |
АЛ/ |
* |
АПУ |
-
MuItipleInstruction
stream/Single Data stream В
архитектуре присутствует множество
процессоров , обрабатывающих
один и тот »е поток данных . Теоретическим
примером
может служить обработка искажённого
сигнала , последовательно
фильтруемого различными фильтрами
(процессорами
) Некоторые относят сюда конвейерные
системы , нэ на
данный момент класс пуст (при большом
желании можно сюда вписать
CVD
-проигрыватель
)
Сяайд 5
Однокристальные разнородные мультипроцессоры
Disk
controller
/
Cache
NTSC/PAUSECAM
composite videoAudio encoder
decoder
Heterogeneous multiprocessor chip with six cores
I
Memory
Bus
Логическая структура простого CVD проигрывателя содержит
основана на разнородном мультипроцессоре с множественными ядрами для различных функций .
Printed
with FinePrint- purchase atwww.fineprint.com
СяаВ
Классификация Флинна
SIM3
-
Singlelnstruction
stream/Multiple Data stream
Память |
Ксмандз! к- |
|
| ||
W | |||||
команд |
Данные |
|
| ||
|
Данные |
АГ |
| ||
Память |
АПУ | ||||
данных |
Данные |
|
| ||
|
АГ |
| |||
|
| ||||
|
|
ЕМ с архитектурой SIMD позволяют выполнять одну арифметическую операцию сразу над многими данными -элементами вектора . Пример - матрица процессоров - одно W контролирует множество процессорных элементов . Все процессорные элементы получают от W одну команду и выполняют еэ над своими локальными данными .
Векторно -конвейерные ВС могут быть так же причислены сюда , если элементы вектора рассматривать как отдельные элементы потока Сийй 7 данных .
Классификация
Флинна
ММ)
- Multiplelnstruction
stream/Multiple Data stream
Память команд |
|
|
|
|
|
W | ||
Ксманф! |
|
|
|
|
| |||
|
W |
| ||||||
Ксмандз! |
|
| ||||||
|
|
| ||||||
» |
W |
| ||||||
Память данных |
Данные Данные |
- |
AJV |
|
т АЛ/ | |||
|
| |||||||
Данные |
т |
| ||||||
АЛ/ |
| |||||||
|
Класс предполагает наличие в ВС множества устройств обработки команд , объединённых в единую систему и работающих каждое аэ своим потоком команд и данных . Класс очень широк - всевозможные мультипроцессорные системы .
Векторно -конвейерные ВС можно отнести и сюда , конвейерную обработку рассматривать как выполнение множества команд (ступеней конвейера ) над множественным скалярным потоком .
Printed
with FinePrint- purchase atwww.fineprint.com
Классификация параллельных ВС
Instruction |
Data |
|
|
streams |
streams |
Name |
Examples |
1 |
1 |
SISD |
Classical Von Neumann machine |
1 |
Multiple |
SIMD |
Vector supercomputer, array processor |
Multiple |
1 |
MISD |
Arguably none |
Multiple |
Multiple |
MIMD |
Multiprocessor, multicomputer |
Классификация Флинна (Rynn 'staxonomy ). | |||
|
|
|
Сяайд 9 |