
- •Принцип двоичного кодирования
- •0 D 0 0 1 0 0 0 инверт
- •1) Проверить, выровнены ли порядки, и. Если нет. То выровнять.
- •2} Сложить мантиссы (одна из них. Возможно, денормализовша).
- •С 1992 г. - неотъемлемая часть Intel и amd.
- •271 Команда - групповые арифметические и логические операции , сдвиги , сравнения , перегруппировка и извлечение отдельных чисел , различные варианты пересылок .
- •Команды управления виртуальной памятью .
- •6} В режиме ss&2
- •3 Register ImmediateFormat 1a
- •Instruction -Level Pa га I lei ism
- •Instruction -Level Parallel ism
- •Su perscalarArch itectu res
- •Intel 486 - один конвейер , Pentium - 2 конвейера из 5 стадий .
- •Su perscalarArch itectu res
- •Su perscalarArch itectu res
- •Instruction
- •1011X j|I 2 - все параллельно
- •1 Упрощается архитектура процессора ; вместо распараллеливающей логики на eric процессоре можно разместить больше регистров , функциональных устройств .
- •BusWidth
- •1. Арбитраж пин
- •3. Методы повышения эффективности пин
- •4. Стандарты шинS Примеры
- •Bus Arbitration (2)
- •Способы расширения полосы пропускания шин :
- •Pci BusTransactions
- •Сокращённые обозначения -kj,Mi7 Gi.Ti.Pi и Ei.
- •Vax/1980 pPra/1996
- •MemoryChips
- •Volatile
- •1. Блочная организация основной памяти
- •2. Микросхемы памяти
- •Расслоение памяти
- •Расслоение памяти
- •1. Динамические сву
- •Динамические сву для видеоадаптеров
- •Многопортовые os/
- •Volatile
- •2. (Пни -память
- •3. Ассоциативные 3/
- •4. Организация fau -памяти
- •Пример 2
- •Пример 2
- •1. Организация fcu -памяти
- •2. Система ввода -вывода
- •Ёмкость каи - 32kb , строки го 25б байт .
- •Address
- •64 Kb cache, direct -mapped,32 -byte cache block
- •32 Kb cache, 2 -wayset -associative, 16 -byteblocks
- •16Kb,4 -wayset-associativecache732 -bitaddress, byte -addressablememory/32 -byte cache blocks/lines
- •Write -through - прежде всего обновляется слово ,
- •Средства обнаружения и защиты от ошибок . Архитектура современных н)¥щ основана на полностью ассоциативном отображении .
- •Структура гу
- •1. Понятие конвейера
- •If: Instruction fetch
- •Id: Instruction decode/ register file read
- •Риск го данным - взаимосвязь команд го данным
- •Pipelined Datapath
- •Hazards
- •Superscalar Architectures
- •Instruction
- •Instruction decode
- •1. Очередность вьщачи декодированных команд на исполнительные блоки отличается от последовательности предписанной программой -неупорядоченная выдача команд (out-of-orderissue ),
- •Sisd,misd,simd,mimd.
- •Классификация Флинна
- •Heterogeneous multiprocessor chip with six cores
- •Организация памяти вс
- •Message-passing interconnection network
- •3 Stages
- •3 Stages
- •Num am ulti processors
- •Interconnection network
- •18Bits 8
- •18Bits 8
- •And memories are not shown.
- •(A) a star, (b) a complete interconnect.
- •(C) a tree, (d) a ring, (e) a grid, (f) a double torus.
- •(G) a cube, (h) a 4d hypercube.
- •Red Storm (2)
1. Организация fcu -памяти
2. Система ввода -вывода
Printed
with FinePrint- purchase atwww.fineprint.com
Слайд 2
Слайд 3
tog
Полностью ассоциативное отображение
Последовательность ячеек : 24, 20, 04, 12, 20, 44, 04, 24, 44
time since lastdata reference
24-27 |
-data - |
3 |
20-23 |
- moredata - |
2 |
04-07 |
-ete- |
1 |
12-15 |
-ete - |
0 |
| ||
24-27 |
-data - |
3 |
20-23 |
- moredata - |
0 |
04-07 |
-etc - |
2 |
12-15 |
-etc - |
1 |
|
|
|
44 -47 |
-newdata - |
0 |
3D -23 |
- m oredata - |
1 |
04 -07 |
-etc - |
3 |
12 -15 |
-etc - |
2 |
44-47 |
-newdata - |
0 |
20 -23 |
- m oredata - |
1 |
04 -07 |
-ete- |
3 |
12-15 |
-ete - |
2 |
Первые четыре ссылки -«промахи ». Kau бьзл пустым .
Следующая ссылка ("3D ") -попадание . Обновление времени
"44 " - промах , наистарейшие данные (24 -27) замещаются .
Слайд 4
Printed
with FinePrint- purchase atwww.fineprint.com
Direct mapped cache in action
Последовательность
ячеек : 24, 20, 04, 12, 20, 44, 04, 24, 44
tog
00 01
10
11
index
- |
- |
2D - 23 |
data |
24-27 |
data |
- |
- |
00 |
|
- |
- |
01 |
04 |
-OB |
data |
Ю |
24 |
-27 |
data |
11 |
|
- |
- |
00 |
|
- |
- |
01 |
04 |
-OB |
data |
ID |
24 |
-27 |
data |
11 |
12 |
- 15 |
data |
00 |
|
- |
- |
01 |
04 |
-OB |
data |
10 |
24 |
-27 |
data |
11 |
12 |
- 15 |
data |
24= 01 1D_OO 2 \ индекс - 10 20= 01 (Л^ОО 2 \ индекс - 01 С* indexis bits 2 -3 of address)
04= 00 01_00 2 ; индекс - 01 (выбрасывает 20 -23 из юи )
12= 00 11_00 2 ; индекс - 11 .
your turn... 20= 010100 2 44= 101100 2 04= 000100 о
Слайд 5
Direct
-MappedCache
Адрес
Set
Offset
Tag
Set
выбирает
строку
Попадание Требуемые данные
Gustd
Printed
with FinePrint- purchase atwww.fineprint.com
Множественно -ассоциативное отображение Q. -way set associative cache )
Directmapped
khj
прсще
:
- Меньше аппаратуры ; более быстр в потенциалеFully associative - меньше промахов и конфликтов .
Наи , совмещающий преимущества обоих способов :
- Индекс вычисляется из адреса
- В "k-wav set associative cache " индекс определяет множество кстрок кш , ще могут храниться данные .
к=1 - прямое отображение (directmapped ).
к= размеру кш (в строках ) - полностью ассоциативное .
- Используется замещение LRU( или другое ) для всего набора .
index
|
2-way set assoc iat ive cache tag data tag data . -_.-...■ | |||
0 |
|
+--——~ |
|
|
1 |
|
|
|
|
г |
|
|
|
|
А |
|
|
|
|
Два ллеста для поиска донных с индексом 'О
Слайд 7
2-way
set associative cache in action
Последовательность
ячеек : 24, 20, 04, 12, 20, 44, 04, 24, 44
index
tag
data
tag
data
a -2/ |
data |
- |
- |
ZS -3 |
data |
- |
- |
| |||
a -2/ |
data |
- |
- |
ZS -3 |
data |
04 -CF |
daia |
| |||
3 -2? |
data |
- |
- |
E - E |
data |
04 -CF |
data |
| |||
3 - 2? |
data |
- |
- |
E - E |
data |
04 -CF |
daia |
24= Oil OOO 2 ; индекс - 0. 20= 010 100 2 ; индекс - 1. (index is bit 2 of address)
04= 000 100 2 ; индекс - 1. (-во 2^ slot of "a "set)
12= 001 ^LOO 2 ; индекс - 1. (kicks out older item in "01" set)
your turn... 20= 010
44= 101 ^00 2 04= 000 ^00 2
Printed with FinePrint- purchase atwww.fineprint.com
Gustd
Set -AssociativeCaches
Адрес
Модуль
Г"
Параллельная
проверка
всех [
Compare
| Compare
строк
(ways
)
модуля
Требуемые данные
Слайд 9
Эффективность
множественно -ассоциативного отображения
(cache
associativity )
12%
6%
3%
4-waycache -почти идентичная вероятность попадания мак и у direct -mapped cache двойного размера
0%
One-way
Two-way
Associativity
Four-way
1 KB
2KB
-4KB
8KB
Eight -waj
16KB 32KB
64KB 126 KB
Слайд 10
Printed
with FinePhnt- purchase atwww.fineprint.com
Итого : организация
Обычный
каи - трёхмерная структура
tag |
index |
block offset |
о
Si
3
Строк га модуль Blocks/set( associativity )
Байт
га строку (размер
строт )
Bytes/block(
blocksize
)
Определение
параметров
Cache
size =
Number
of sets *
block
size *
associativity
128blocks732 -byte blocks, direct mapped, size = ? 4096 байт
128 KB cache, 64 -byte blocks, 512 sets, associativity =? 4
Printed
with FinePrint- purchase atwww.fineprint.com
Слайд 11
Слайд
12
Определение параметров
Какие
биты и (сколько ) должны быть выбраны
для
тэга ?
индекса ?
смещения ?
Слайд 13
Биты для индекса
Если
длина строки - п байт , младшие биты
bg
2п
адреса байта -дают
смещение offset
о fad dress внутри строки within a line.
Следующая группа битов index Сипи sefl - определяет
количество модулей в памяти . Соответственно , в случае , если кш содержит X строк в каждом модуле , то количество модулей при фиксированном размере кш будет IVX, ще к-общее количество строк .
Оставшиеся биты - тэги tag .
Анатомия адреса :
tag |
index |
offset |
Условие размещения в каи любого последовательного (п байт) блока памяти -каждый блок начинается с кратного размеру строки байта .
Слайд П
Printed with FinePrint- purchase atwww.fineprint.com
Как блок ищется в
Тэг
для каждого блока
- Для поиска нет необходимости проверять индекс либо смещение внутри блока
Адрес
Tag
Block address
Index
Block offset
|
tags |
data |
|
|
|
■ |
■ | |
|
Пример
адресации