Volatile

Typical use

SRAM

Read/write

Electrical

Yes

Yes

Level 2 cache

DRAM

Read/write

Electrical

Yes

Yes

Main memory {old)

SDRAM

Read/write

Electrical

Yes

Yes

Main memory (new)

ROM

Read-only

Not possible

No

No

Large volume appliances

PROM

Read-only

Not possible

No

No

Small volume equipment

EPROM

Read-mostly

UV light

No

No

Device prototyping

EEPROM

Read-mostly

Electrical

Yes

No

Device prototyping

Flash

Read/write

Electrical

No

No

Film for digital camera

Printed with FinePrint- purchase atwww.fineprint.com

Слайд 33

Структурная и функциональная организация ЗЁМ (ComputerOrganization and Design )

БГУИР кафедра ЗЕМ

доцент Сам ал ь Дм три й Иванович

т.284 -21 -61, dmitry_samal@mail.ru ,

a.5Q2 -5

Лекция 15 «Организация памяти -У »

2007

_{План лекции}

1. ПЗУ

2. (Пни -память

3. Ассоциативные 3/

4. Организация fau -памяти

Printed with FinePrint- purchase atwww.fineprint.com

Слайд 2

_{Постоянные 3/}

ПЗУ

/ , программируемые при изготовлении

Многократно программируемые

Однократно програм -мируемые П5У

^s

LU

_is

ЕС

Стай 3

_{Постоянные 3/}

ПЗУ - Read Only Memory (ROM) . Программируемые при изготовлении - MRQM (MaskROM).

Занесение информации в ПЗУ - часть технологического процесса изготовления микросхемы . Различные технологии , ю чаще всего - отсутствие либо наличие перемычки (транзистора ) на пересечении адресной и разрядной линии . Наиболее дешёвый вид ПЗУ - высокая плотность упаковки ЗЭ на кристалле и высокая скорость считывания . Пример применения -ПЗУ шрифтов в лазерных принтерах .

Слайд 4

Printed with FinePrint- purchase atwww.fineprint.com

_{Постоянные 3/}

Однократно программируемые ПЗУ - полуфабрикат , занесение информации - на этапе изготовления мелкосерийного устройства , использующего ПЗУ .

PRDM - ProgrammableROM . Первые микросхемы - на базе плавких предохранителей . Занесение информации - пережигание отдельных перемычек (пробоя отдельных диодов ). Основной недостаток -необходимость спец . программатора , большой процент брака , необходимость термической постобработки схемы (- иначе низкая надёжность хранения ).

OTPEPROM -OneTimeProgrammableEPROM -однократно программируемая EPROM - кристалл EPROM в пластиковом корпусе (без кварцевого окна ).

Слайд 5

Многократно программируемые ПЗУ

В многократно программируемых два этапа -стирание всего + запись новой информации .

EPROM - ErasableProgrammableROM -запись электрическими сигналами , нэ стирание - воздействием ультрафиолетового облучения через кварцевое окно корпуса микросхемы . Для исключения случайного стирания - заклеивание окна непрозрачной плёнкой . Стирание - многократное (2D мин). Иногда называют U/ -EPROM - UltraVioletEPROM .Время программирования - несколько сотен миллисекунд . Время считывания как у RCM и DRAM. Дороже , чем PROM , ю выгоднее в итоге .

Стай

Printed with FinePrint- purchase atwww.fineprint.com

Многократно программируемые

EEPROM - ElectricalErasableProgrammableROM -стирание и запись го -байтово , причём стирание - как обязательный этап записи . Запись - намного дольше , чем чтение - несколько сотен микросекунд на байт . he требует программатора - запись реализуется внутренней логикой микросхемы .

Два варианта - с последовательным и параллельным доступом .90% всех микросхем - SEEPROM - Serial EEPROM - адреса , данные и управление - го одному входу . Преимущества - малые габариты , минимальное число линий ввода /вывода . Недостатки - большое время доступа , цена - EEPROM дороже EPROM.

Слайд 7

_FLASH

FLASH - <tmii -память появилась в конце 1980 -х годов (Intel) - перепрограммируемая ГБУ с электрическим стиранием . Стирание осуществляется сразу целой области ячеек : блока или всей микросхемы -> более быстрая запись информации (программирование 3/).

Для упрощения записи - спец . блоки 1/МС , делающие запись "прозрачной "для ГО и внешних устройств .

<&ни -память строится на однотранзисторных элементах памяти (с "плавающим "затвором ), -> плотность хранения информации чуть выше, чем ОЗДМ .

Gustd

Различные технологии построения базовых элементов флэш - количество слоев , методы стирания и записи данных, структура . Наиболее широко известны NOR и I\W\D типы флэш -памяти , запоминающие транзисторы в которых подключены к разрядным шинам - параллельно и последовательно .

Printed with FinePrint- purchase atwww.fineprint.com

_RASH

Разрядность ныбдрки/зэлиси

N слова

_(Pi

Разрядность чтении

Последовательный способ (NAND) организации матрицы Флаи

NOR - большие размеры ячеек, нэ быстрый произвольный доступ (70 не) - хорсш для программ . IMAND -компактная + быстрый последовательный доступ (до 16 Мбайт /с) - хороша вместо

й 9

_FLASH

Мину:ы - относительно невысокая скорость передачи данных, средний объем и дороговизну устройств с большой емкостью (свыше 512 Мбайт и более )

Элементы памяти фпаи -3^ организованы в матрицы , разрядность данных для микросхем - 1-2 байта .

Операция чтения из фпаи - как в обычных 3/ с произвольным доступом (СЕУ или кш ) Но запись - с некоторыми особенностями , аналогичными - ГВ/ . Перед записью данных в ячейки они должны быть очищены (стерты ) Стирание - перевод элементов памяти в состояние единицы и возможно только сразу для целого блока ячеек (в первых микросхемах предусматривалось стирание только для всей матрицы сразу - BulkErase ) Выборочное - невозможно .

В процессе записи информации соответствующие элементыпамяти переключаются в нулевое состояние . Также , как и в ПЗУ ,без стирания можно дозаписать h^ih в ¹^ке запрограммированныеячейки , однако необходимость в такой операции относительноредка . слайд ю

Printed with FinePrint- purchase atwww.fineprint.com

_FLASH

Фактически гри операции записи производится два действия : стирание и запись , нэ управление этими операциями производится внутренним автоматом и "прозрачно " для процессора .

Разбиение адресного пространства микросхемы фпаи -памяти на блоки обычно двух видов : симметричное и асимметричное .

При симметричном (Rash Rle ) - вое блоки (стирание - только для всего блока сразу ) имеют одинаковый размер , например 64 Кбайт или 128 Кбайт . Количество блоков зависит от ёмкости микросхемы . Например , в микросхеме 28F128J3( Intel Strata Hash ) емкостью 128 Мбит (16 Мбайт ) имеется 128 блоков го 128 №.

При асимметричном (Boot Block ) - один из блоков , на которые разбито адресное пространство микросхемы , дополнительно разбивается на меньшие блоки . Пример - 28F640C3(Intel Advanced + Boot Block) ёмкостью 64 Мбит: загрузочный (Boot) блок размером 64 Кбайт , разбит на 8 блоков (parameter blocks) го 8 Кбайт , и 127 основных (main ) блоков го 64 Кбайт . Загрузочный блок - либо в начале , либо в конце адресного пространства ИМС с^» и

_FLASH

I

Буфер выхода

Бу^ервтада

Сзеий

улрилвнин сюменнем напряжения

_I

_II

Регистр ИЛЕЙ- ^J ТК+ТПТТГГП|

средне нмя

Лагнга

ввслаЛыэовв.

■ ОЕ#

Буфе}) ■щрссп

Усншсгепи записи/считывания

А.втонат

'Л11ИЕ Н

Пел екншчатель эахшгь (старшее

Счетчик «дрвсв

_i

О

"та-

Е-

Структурная схема (Пни -памяти (ассиметричная ).

Од 12

Printed with FinePrint- purchase atwww.fineprint.com

_FLASH

Нигер фейг

КШКИД

жш-зователя

А.ВТОИВТ записи

\

Логика

WEM

Перношчнт&ль зелии ft? игр влие

WP#( Write Protect) используется

для исключения возможности случайной записи го командам программы . RP# ( Reset /Deep Power Down ) - закрывает все блоки от записи . На вход V^ подается напряжение , необходимое для ускорения операций стирания и записи данных .

Для улучшения характеристик в фпаи -памяти предусматриваются :

62. прерывание (медленного ) процесса записи при обращениипроцесса чтения , после прерывания процесс записи продолжаетсяс прерванной позиции ;

63. внутренняя очередь команд , управляющих работой фпаи -памяти -> конвейер команд записи /чтения ;

64. гибкие возможности программирования режимов работы фпаи -памяти

Сяайд 13

_FLASH

Для улучшения характеристик в фпаи -памяти :

65. использование режимов понижения мощности когда к 3/ нетобращения (важно для мобильных устройств );

66. приспособленность к работе с различными питающиминапряжениями ;

67. введение в структуру памяти страничных буферов для записи идля чтения . Буферы могут работать в режиме , когда одинпринимает данные для записи , а другой записывает ;

68. разнообразные приемы защиты от несанкционированногодоступа .

Применение - BIOS, «твердотельные диски » (solid -state disks), карты памяти мобильных устройств .

Время записи байта - Ю мкс, время доступа при чтении - ЗБ -200 не, полное стирание 1-2 с, высокая плотность размещения на кристалле - на ЗУ/о больше чач у DRAM.

Printed with FinePrint- purchase atwww.fineprint.com

Memorytechnologies

• SRAM

• время доступа :3 -10 не (en -processorsRAM2нс.)

• стоимость :$100 за МБайт (??).

• DRAM

• время доступа :30 - Ш не

• стоимость :$0.50 за МБайт .

• Disk

• время доступа : 5 to 20 миллионов не

• стоимость от $0.01 за МБайт .

Желательно иметь память со скоростью SRAM и объёмом жёстких дисков .

- 1-

Слайд 15

A typical (cache) memory hierarchy

ai -chip "levell " cache

off -chip "level2 " cache

small, fast

big,slower, cheaper/bit

main memory

hjge,

veryslow/,

V2rycheap

^Diskmemory

disk

Printed with FinePrint- purchase atwww.fineprint.com

Слайд 16

Производительность иерархии памяти

Основная формула :

Т — Р ' avg — ^r

hit

*

Т

hit

Р * Т

^rmiss ' miss

T_hit = время выполнения запроса данных из памяти в случае , если данные присутствуют на текущем уровне иерархии

T_miss = время выполнения запроса данных в случае если данные на текущем уровне не присутствуют и необходимо обращение к нижестоящему уровню

P_hit/ P_miss = вероятности попадания (hit) или промаха (miss) для текущего уровня

- P_hit всегда ПР/о для самого нижнего уровня иерархии

Слайд V

Пример 1

Память состоит из каи -памяти и основной памяти . Если обращение к каи выполняется за 1 такт, и ЮО тактов - за исполнение запроса в случае промаха , то какое среднее время ожидания процессором данных , в случае если вероятность попадания каи - 9% ?

Thit =lcycle Tmiss =100 cycles Phit =37 Pmiss =.03

Tavg = Phit * Thit + Pmiss * Tmiss = 0.97 * 1 + .03 * 100 = 3.97 cycles

Слайд 18

Printed with FinePrint- purchase atwww.fineprint.com