- •Принцип двоичного кодирования
- •0 D 0 0 1 0 0 0 инверт
- •1) Проверить, выровнены ли порядки, и. Если нет. То выровнять.
- •2} Сложить мантиссы (одна из них. Возможно, денормализовша).
- •С 1992 г. - неотъемлемая часть Intel и amd.
- •271 Команда - групповые арифметические и логические операции , сдвиги , сравнения , перегруппировка и извлечение отдельных чисел , различные варианты пересылок .
- •Команды управления виртуальной памятью .
- •6} В режиме ss&2
- •3 Register ImmediateFormat 1a
- •Instruction -Level Pa га I lei ism
- •Instruction -Level Parallel ism
- •Su perscalarArch itectu res
- •Intel 486 - один конвейер , Pentium - 2 конвейера из 5 стадий .
- •Su perscalarArch itectu res
- •Su perscalarArch itectu res
- •Instruction
- •1011X j|I 2 - все параллельно
- •1 Упрощается архитектура процессора ; вместо распараллеливающей логики на eric процессоре можно разместить больше регистров , функциональных устройств .
- •BusWidth
- •1. Арбитраж пин
- •3. Методы повышения эффективности пин
- •4. Стандарты шинS Примеры
- •Bus Arbitration (2)
- •Способы расширения полосы пропускания шин :
- •Pci BusTransactions
- •Сокращённые обозначения -kj,Mi7 Gi.Ti.Pi и Ei.
- •Vax/1980 pPra/1996
- •MemoryChips
- •Volatile
- •1. Блочная организация основной памяти
- •2. Микросхемы памяти
- •Расслоение памяти
- •Расслоение памяти
- •1. Динамические сву
- •Динамические сву для видеоадаптеров
- •Многопортовые os/
- •Volatile
- •2. (Пни -память
- •3. Ассоциативные 3/
- •4. Организация fau -памяти
- •Пример 2
- •Пример 2
- •1. Организация fcu -памяти
- •2. Система ввода -вывода
- •Ёмкость каи - 32kb , строки го 25б байт .
- •Address
- •64 Kb cache, direct -mapped,32 -byte cache block
- •32 Kb cache, 2 -wayset -associative, 16 -byteblocks
- •16Kb,4 -wayset-associativecache732 -bitaddress, byte -addressablememory/32 -byte cache blocks/lines
- •Write -through - прежде всего обновляется слово ,
- •Средства обнаружения и защиты от ошибок . Архитектура современных н)¥щ основана на полностью ассоциативном отображении .
- •Структура гу
- •1. Понятие конвейера
- •If: Instruction fetch
- •Id: Instruction decode/ register file read
- •Риск го данным - взаимосвязь команд го данным
- •Pipelined Datapath
- •Hazards
- •Superscalar Architectures
- •Instruction
- •Instruction decode
- •1. Очередность вьщачи декодированных команд на исполнительные блоки отличается от последовательности предписанной программой -неупорядоченная выдача команд (out-of-orderissue ),
- •Sisd,misd,simd,mimd.
- •Классификация Флинна
- •Heterogeneous multiprocessor chip with six cores
- •Организация памяти вс
- •Message-passing interconnection network
- •3 Stages
- •3 Stages
- •Num am ulti processors
- •Interconnection network
- •18Bits 8
- •18Bits 8
- •And memories are not shown.
- •(A) a star, (b) a complete interconnect.
- •(C) a tree, (d) a ring, (e) a grid, (f) a double torus.
- •(G) a cube, (h) a 4d hypercube.
- •Red Storm (2)
Pci BusTransactions

TRDY#
Examplesof32 -bit PCI bus transactions. The first three cycles used for a read operation, then an idle cycle7 and then three cycles for a write operation.
Слшд
Printed with FinePrint- purchase atwww.fineprint.com
PCIExpress
A
typical PCI Express system





Paired
serial links

Disk
Switch
Network

|
USB 2 |
|
Other |
PCI
Bus Arbitration
The
PCI bus uses a centralized bus arbiter.
V V





PCI
arbiter




LLJ ^ СЕ CD
PCI device
ш ^ cc О
PCI device
О
ш rr
PCI device
ш z
EC О
PCI device
Printed
with FinePrint- purchase atwww.fineprint.com




Слайд 5}
PCI Express Protocol Stack
Software
layer

Transaction
layer


|
Header |
Payload |
Link
layer
|
Seq# |
Header |
Payload |
CRC |
Physical
layer
|
Frame |
Seq# |
Header |
Payload |
CRC |
Frame |
(a)
(b)
The PCI Express protocol stack.
The format of a packet.
51
The Universal Serial Bus
Time
(msec)-
0
Idle
Frame
0
SOF

Data
packet from
device
Frame 1
/j
Packets from root
SOF
IN DATA ACK
SYN
РЮ
PAYLOAD
CRC
Frame 2
SOF

|
1 f |
|
|
|
|
|
| ||
|
|
Frame 3 |
| ||||||
|
/ i j i у |
Packets from root -"+ \ |
\ \ \ \ \ \ \ \ | ||||||
|
SOF |
OUT |
DATA |
ACK |
| ||||
|
|
/ чу / From \ / device |
ч 4. ч •к | ||||||
|
|
SYN |
PID |
PAYLOAD |
CRC | ||||
The USB root hub sends out frames every
1.00ms.
Printed
with FinePhnt- purchase atwww.fineprint.com
Структурная и функциональная организация ЭЕМ (ComputerOrganization and Design )
БГУИР
кафедра
ЭВЧ
доцент Самая ь Дм три й Иванович
т.284 -2L -61, dmitry _samal @mail. iu,
a.502 -5
Лекция 12 «Организация памяти »
2007
План
лекции
Иерархия памяти
Триггеры и защёлки
Регистры
Микросхемы памяти
Printed
with FinePrint- purchase atwww.fineprint.com
Слайд 2
Память
Память
предназначена для фиксации , хранения
и вьщачи информации
в процессе работы ЭЕМ . Процессы
чтения и записи
информации определяются как процессы
обращения
к запоминающему устройству (3/).
3/ характеризуются :
Местом расположения (на кристалле Ц1 , на плате , внешняя память
Ёмкостью
Единицей пересылки
Методом доступа
Быстродействия
Физическим типом (полупроводники , магнитный носитель , оптика )
Физические особенности (энерго - зависимая /независимая )
Стоимостью
Слайд 3
Память
Емкость
3/
характеризуют
числом битов либо байтов , которое
может храниться в запоминающем
устройстве .
На практике применяются более крупные единицы - с приставками кило ,мега , гига , тера , пета , экза (kilo,mega, giga , tera , peta , ea ) - Ю 3/Ю 6,1D 9,10 ^ID^D18.
Близко , нэ не равно 2ю ,2а ,23,20,2s0 и 2ю.
В последнее время IEEE лоббирует принятие новых обозначений «-binary »: kilobinary , megabinary , gigabinary ,
terabinary , petabinary , exabinary .
В результате вместо : "килобайт "- «кибибайт », мегабайт - «мебибайт » и т.п.
