Способы расширения полосы пропускания шин :

• Отказ от мультиплексирования шин адреса и данных

• Увеличение ширины шины данных (в SPARKstation 2D

• шина данных 128 бит)

• Повышение тактовой частоты шины

• Использование блочных транзакций

Ускорение транзакций :

• арбитраж с перекрытием (арбитраж следующейтранзакции - одновременно с выполнением текущей )

• арбитраж с удержанием шины (если нет обращений -ведущий может удерживать шину сколько ем/ надо)

• расщепление транзакций

Printed with FinePrint- purchase atwww.fineprint.com

Цикгы un-ы в мнпгппрщ (рггпрных гигтрмяу

В системах с двумя и более ф на одной шине , нужно уметь разделять доступ Ц1 к определенной структуре данных в памяти .

Чтобы упорядочить процесс , должен быть флаг принимающий 1^когда Ц1 использует структуру данных, и 0, когда нет. Если Ц1 нужно получить доступ к структуре данных , он должен считать флаг, и если он -О, то установить его в 1.

Проблема в тем , что два ЦП могут считать флаг на последовательных циклах шины . Если каждый

ЦП видит, что флаг равен 0, а затем каждый меняет значение на 1^ то такая последовательность событий ведет к хаосу .

Сивй 29

Цикгы ии-ы в

^{мнпгппрщ (рггпрных гигтрмяу}

Чтобы предотвратить такую ситуацию , в многопроцессорных системах предусмотрен специальный цикл шины , который дает возможность любому процессору считать слово из памяти , проверить и изменить его , а затем записать обратно в память ; весь этот процесс происходит без освобождения шины .

Такой цикл не дает возможности др/гим центральным процессорам использовать шину и, следовательно , мешать работе первого процессора .

Сивй 3)

Printed with FinePrint- purchase atwww.fineprint.com

Цикгы un-ы в _ мнпгппрщ (рггпрных гигтрмяу

Даже один микропроцессор может монополизировать операции на шине при выборке инструкций и данных (без блочной пересылки ).

rjn построении многопроцессорных систем - каждый процессор снабжают локальной памятью для команд и большей части данных . Операции ввода /вывода и пересылки сообщений - блочными пересылки .

Увеличение количества пин с несколькими ЦП на каждой (Fastbus ) - общее адресное пространство совместно используется несколькими отдельными шинами (сегментами ). Сегменты функционируют независимо и объединяются , если ведущий из одного сегмента обращается к ведомому из другого . Дсп . -использование узлов с промеж . хранением данных и сетевым протоколом .

Сш& 31

Надёжность и отказоустойчивость

Корректирующие код>1 - для пин свои особенности .

Отдельные функц . группы сигналов - контролируются независимо . Много групп - много контрольных линий . Как обеспечивать защиту одиночных сигналов (напр . ~1И J? Вычисление кодов и коррекция - замедляют шину .

Альтернативные подходы ищутся постоянно .

Высокоуровневый контроль - вместо отслеживания каждого цикла шины , производится контроль и коррекция - целых блоков данных или законченной программной операции .

Г^и наличии избыточных процессоров - перекрёстный контроль .

Оптимизация операций с устройствами - например , чтение не должно сбрасывать флаги состояния ведомого .

Printed with FinePrint- purchase atwww.fineprint.com

Цикгы uji-ы

Важный цикл шины — цикл для осуществления прерываний . Например , ЦП командует устройству ввода -вывода произвести какое -то действие , сн ожидает прерывания после завершения работы .

Для сигнала прерывания нужна шина .

Поскольку может сложиться ситуация , когда несколько устройств одновременно хотят произвести прерывание , здесь имеют место те >ie проблемы разрешения конфликтных ситуаций , что и в обычных циклах шины . Для решения проблемы , каждому устройству -определенный приоритет и централизованный арбитр для распределения приоритетов .

Стандартный контроллер прерываний в IBMPC и последующих моделях - микросхема Intel 825Э А.

Сивй 33

Bus Operations (2)

Use of the 8259A interrupt controller.

CPU

• INT--INTA-

• RD -

WR АО CS

DO-D7

S259A Interrupt controller

IRO-■IR1

IR2-

IR3 ■IR4-■IRS-■IR6-

IR7-

a.

Clock

Disk

Keyboard

3 Printer

Printed with FinePrint- purchase atwww.fineprint.com

+5v

й 34-

Стандарты пин

Системные ш-ны общего применения

	VME	Futu rebus	Multibus П
Разработчик	Motorola^ Philips, Mostek	IEEE	Intel
Ширина шины	128	95	95
Мультиплексирова -те НА и Щ	Нет	Да	Да
ЕИд пересылки	Одиночная или блочная	Одиночная или блочная	Одиночная или блочная
Арбитраж	Централизован ньй	Цент рал изов энный	Цент рал изов энный
Расщепление транзакций	Нет	Возможно	Возможно Сивй 3.

Стандарты пин

Системные ш-ны общего применения

	VME	Futu rebus	Multibus П
Протокол	Асинхронный	Асинхронный	Синхронный
Тактовая частота	—	—	Ю 14ц
Полоса прел -нид , един . пересылкэ	Ъ МЬ/с	37Mb/c	20Mb/c
Полосэ проп -нид , блочн . пересылка	Ъ Mbyte/c	<Б Mbyte/c	Mbyte/c
Макс . коп -во \стр -в	21	2D	21
Макс . длинэ , м	0^		0,5
Стэндэрт	IEEE1014	IEEE896.1	ANSI/IEEE 1296 Слейд э

Printed with FinePrint- purchase atwww.fineprint.com

Стандарты пин

Системные ш-ны высокопроизводительных серверов

	Summit	Challenge	XDBus
Разработчик	HP	SG	Sun
Разрядность адреса	43	40	?
Разрядность данных	128/512	256/1024	144/512
Мультиплексирова -ние НА и Щ	?	?	Да
ЕИд пересылки	Одиночная или блочная	Одиночная или блочная	Одиночная или блочная
Арбитраж	Централизова нный	Цент рал изов энный	Цент рал изов энный
Расщепление транзакций	Есть	Есть	Есть Слш& 3

Стандарты пин

Системные ш-ны высокопроизводительных серверов

	Summit	Challenge	XDBus
Протокол	Синхронный	Синхронный	Синхронный
Тактовая частота	6Э М~ц	*В М~ц	65 М~ц
Полоса прел -нид , един . пересылкэ	вЭ Mbyte/c	Q Mbyte/c	65 Mbyte/c
Полосэ прел -нид , блочн . пересылка	960 Mbyte/c	1200 Mbyte/c	1056 Mbyte/c
Макс . длина , м	о;з		0,4
Стандарт	Нет	Нет	Нет

Слайд 33

Printed with FinePrint- purchase atwww.fineprint.com

Стандарты пин

Системные ш-ны персональных ЕМ

	NuBus	ISA8/16	BSA	БВ Pentium4
Разработчик	Texas Instrum ente		AST,Compaq, Epson, HP, NEC, Olivetti,Tandy, Wyse,Zenith	Intel
Ширина имны	95	©/SB	SB/100	i
Разрядность адреса , бит		2D/24	24/2	35
Разрядность данных , бит		8/16	16/32	64/128
Мультиплексиров а-ние НА и Щ	Да	Нет	Нет	Нет

Слайд

Стандарты пин

Системные шны персональных

NuBus

ISA8/16

FSBPentium4

ЕИд пересылки

Одиночная или блочная

Арбитраж

Централизованный

Расщепление транзакций

Нет

Нет

Веемо жио

Есть

Протокол

Синхронный

Тактовая частота

Ю

4,77 /8,33 14ц

8,33 МГц

400( баз . 100) 533(баз.133) 800( ожидается )

Полоса проп -ния , один . пересылка

40 Mbyte/c

Mbyte/c

Mbyte/ с

1060(133) 3200(400) 4200(533)

Printed with FinePrint- purchase atwww.fineprint.com

Слайд 4)

Стандарты пин

Шины ввода /вывода

	PCI	SCSI	SCSI -П	DE
Разработчик	Intel
Ширина илны	124/128	5D	Варьируется	40
Разрядность адреса , бит	2/64	?		2
Разрядность данных , бит	2/64	8	8/16/32	16
ЕИд пересылки	Одиночная или блочная			Елочная
Арбитраж	Центр -ньй	Децентрализованный
Мультиплексиров а-ние lift и [Щ	Да	Да	Да	Нет

Сивй 41

Стандарты пин

Шты ввода /вывода

	га	SCSI		SCSI -П	DE
Протокол	Синхр .	Синхр . и асинхр .				Асинхр .
Тактовая частота	33/66 14ц	5/10 14ц	10/20/ 40/ЭО
Полоса проп -ния , один . пересылка	Mbyte/c	1,5( асинх ) 5 (синх ) Mbyte/c	5-40 (синх) Mbyte/c
Полоса проп -ния , блочн . пересылка	960 Mbyte/c	1200 Mbyte/c	40/80/160/ 320 (синх) Mbyte/c			ДО 200
Макс . длина , м	0,5	Ъ	Ъ
Стандарт	Нет	ANSIX3.131 -1986	ANSI Х3.131 -199х			ANSI ХЗ.Т9.2 ./ gO-М сша

Printed with FinePrint- purchase atwww.fineprint.com

_{The PCI Bus}

Cache bus Local bus

Memory bus

V

Main memory

	1
	■
Mouse		Key­board

_{£ Ж Ж}

SCSI

USB

Modem

PCI bus/ П

IDE disk

Available PCI slot

Graphics adaptor

t

Mon­itor

uyu

Available ISA slot

ISA bus_^L ППП

Sound card

Printer

Архитектура ранних систем Pentium. Чем толще стрелка -тем больше ширина пропускания шины . _Сппь

_{The PCI Bus}

Monitor

Graphics

adaptor

AGP bus

Local bus

Memory bus

Level 1 caches-Level 2 cache -

Pentium 4

CPU -Ш CD

Л V

Main memory

	1
		i
Mouse		Key-
		board

-PCI bus

USB 2

SCSI

N V

n_

\ Available		ATARI controller
PCI slot
	Hard disk				DVD drive

Структура huh Pentium4

й 44

Printed with FinePrint- purchase atwww.fineprint.com

Примеры из/и PC

Системные имны , ошы ввода /вывода и расширения .._

Глоссарий

БА — Industry Standard Architecture , известная также как 8-

разрядная РС^СГ или 16 -разрядная AT -Bus

LPC — шина kw Pri Count

ЕЕА — Extended Industry Standard Architecture (52 -разрядная ISA)

M_-Bus — VESA( Video -Electronics Standards Association ) Local Bus

(расширение ISA)

MCA — MicroChannel Architecture (системы IBMPS/2)

PC -Caid — 16 -разрядный интерфейс PCMCIA( Personal Computer

Memory Card International Association )

CardBus — 2 -разрядная PC -Card

Hub Interface — шина набора микросхем Intel серии 8ж

PQ — Peripheral Component Interconnect

AGP — Accelerated Graphics Port

RS-232 —стандартный последовательный порт ,115,2 Кбайт/с

RS-232HS — высокоскоростной последовательный порт ,230,4

Кбайт /с

Сивй 45

Printed with FinePrint- purchase atwww.fineprint.com

Глоссарий

IEE -1284 Parallel — стандартный двунаправленный

параллельный порт

ШЕ -1284 БР /HP - Enhanced Parallel Port/Extended Capabilities

Port

USB — Universal Serial Bus

IEEE -1394 — FireWire , называемая также i.LJnk

ATAPIO — AT Attachment (известный также как IDE) Programmed

ATA-UDMA -AT Attachment Ultra DMA

SCSI — Small Computer System Interface

FPM — Fast Page Mode (быстрый постраничный режим )

EDO — Extended Data Out (ускоренный ввод -вывод )

SDRAM — Synchronous Dynamic RPM

RDFW — Rambus Dynamic R*M

RDRAM Dual — двухканальная RDRAM( одновременное

функционирование )

DDR -SDRAM - Double -Data Rate SDRAM

CPU FSB — шина процессора (или Front -Side Bus)

й 47