
- •Принцип двоичного кодирования
- •0 D 0 0 1 0 0 0 инверт
- •1) Проверить, выровнены ли порядки, и. Если нет. То выровнять.
- •2} Сложить мантиссы (одна из них. Возможно, денормализовша).
- •С 1992 г. - неотъемлемая часть Intel и amd.
- •271 Команда - групповые арифметические и логические операции , сдвиги , сравнения , перегруппировка и извлечение отдельных чисел , различные варианты пересылок .
- •Команды управления виртуальной памятью .
- •6} В режиме ss&2
- •3 Register ImmediateFormat 1a
- •Instruction -Level Pa га I lei ism
- •Instruction -Level Parallel ism
- •Su perscalarArch itectu res
- •Intel 486 - один конвейер , Pentium - 2 конвейера из 5 стадий .
- •Su perscalarArch itectu res
- •Su perscalarArch itectu res
- •Instruction
- •1011X j|I 2 - все параллельно
- •1 Упрощается архитектура процессора ; вместо распараллеливающей логики на eric процессоре можно разместить больше регистров , функциональных устройств .
- •BusWidth
- •1. Арбитраж пин
- •3. Методы повышения эффективности пин
- •4. Стандарты шинS Примеры
- •Bus Arbitration (2)
- •Способы расширения полосы пропускания шин :
- •Pci BusTransactions
- •Сокращённые обозначения -kj,Mi7 Gi.Ti.Pi и Ei.
- •Vax/1980 pPra/1996
- •MemoryChips
- •Volatile
- •1. Блочная организация основной памяти
- •2. Микросхемы памяти
- •Расслоение памяти
- •Расслоение памяти
- •1. Динамические сву
- •Динамические сву для видеоадаптеров
- •Многопортовые os/
- •Volatile
- •2. (Пни -память
- •3. Ассоциативные 3/
- •4. Организация fau -памяти
- •Пример 2
- •Пример 2
- •1. Организация fcu -памяти
- •2. Система ввода -вывода
- •Ёмкость каи - 32kb , строки го 25б байт .
- •Address
- •64 Kb cache, direct -mapped,32 -byte cache block
- •32 Kb cache, 2 -wayset -associative, 16 -byteblocks
- •16Kb,4 -wayset-associativecache732 -bitaddress, byte -addressablememory/32 -byte cache blocks/lines
- •Write -through - прежде всего обновляется слово ,
- •Средства обнаружения и защиты от ошибок . Архитектура современных н)¥щ основана на полностью ассоциативном отображении .
- •Структура гу
- •1. Понятие конвейера
- •If: Instruction fetch
- •Id: Instruction decode/ register file read
- •Риск го данным - взаимосвязь команд го данным
- •Pipelined Datapath
- •Hazards
- •Superscalar Architectures
- •Instruction
- •Instruction decode
- •1. Очередность вьщачи декодированных команд на исполнительные блоки отличается от последовательности предписанной программой -неупорядоченная выдача команд (out-of-orderissue ),
- •Sisd,misd,simd,mimd.
- •Классификация Флинна
- •Heterogeneous multiprocessor chip with six cores
- •Организация памяти вс
- •Message-passing interconnection network
- •3 Stages
- •3 Stages
- •Num am ulti processors
- •Interconnection network
- •18Bits 8
- •18Bits 8
- •And memories are not shown.
- •(A) a star, (b) a complete interconnect.
- •(C) a tree, (d) a ring, (e) a grid, (f) a double torus.
- •(G) a cube, (h) a 4d hypercube.
- •Red Storm (2)
1. Арбитраж пин
Z Протокол пин
3. Методы повышения эффективности пин
4. Стандарты шинS Примеры
Printed
with FinePrint- purchase atwww.fineprint.com
Смйд 2
Схемы арбитража иич
Централизованный
последовательный арбитраж (цепочечный
или гирляндный ).
Три вида - с цепочкой сигнала UJ , доп сигнала разрешения (1Ш ) и сигнала предоставления шины (ПШ ) - наиболее распространённый вариант .
|
|
|
|
Шина занята (11В) |
|
| ||||
-0 |
|
|
|
|
| |||||
Централы арбитр |
ПШ |
Ведущий п |
|
Ведущий п-1 |
|
Ведущий 0 | ||||
|
|
| ||||||||
|
J |
г |
|
1 |
|
1 | ||||
|
|
|
Запрос шины |
Ш ) |
|
|
Смйд 3
Оемы
арбитража иич
UJ
и
ИВ - го схеме «монтажное ИГИ ». Др момента
освобождения
шины текущим ведомым арбитр не
может вьщатъ
ПШ . Статическое распределение
приоритетов .
Плюсы - простота реализации , лёгкость наращивания .
Минусы - скорость (время арбитража пропорционально длине цепочки )7 возможна полная блокировка , сложная диагностика .
< И1ЯН |
|
|
|
Шина занята (11В) |
|
| |||||
|
|
|
|
|
| ||||||
Централы арбитр |
ПШ |
Ведущий п |
|
Ведущий п-1 |
|
Ведущий 0 | |||||
|
| ||||||||||
|
1 |
|
1 |
|
1 | ||||||
|
|
|
|
|
|
|
|
|
Запрос шины (U )
id 4
Printed
with FinePrint- purchase atwww.fineprint.com
Bus Arbitration (1)
Bus
request
Arbiter
Bus grant
Bus
grant ^
may or may not be propagated along the chain
I/O devices (a)
|
Bus request level |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
| |||||||||||||||||||||||||||||||
Arbiter |
Bus request Jevel 2 |
|
|
| |||||||||||||||||||||||||||||||||||||||||||||||||
Bus grant level 2 |
|
|
|
|
|
|
|
|
|
|
|
|
| ||||||||||||||||||||||||||||||||||||||||
__Bu$ grant level - |
|
|
|
Г |
— |
T |
|
|
Г |
— |
у |
■ |
|
Г |
|
|
|
Г |
|
|
|
| |||||||||||||||||||||||||||||||
|
|
+_ |
| ||||||||||||||||||||||||||||||||||||||||||||||||||
|
\ * ft \ *• — •* у 1 |
|
2 |
|
У "• ' f \ Д—•*■ у 3 |
|
4 |
|
5 |
(b)
(a) A centralized one -level bus arbiter using daisy
(ромашка ) chaining.
(b) The same arbiter, but with two levels.
Cnaid 5
Схемы
арбитража иич
Децентрализованный
(распределённый ) арбитраж -каждый
ведущий содержит блок управления
доступом к шине
. Блоки взаимодействуют между собой .
Параллельный арбитраж .
Ведущий
п
Ведущий п-1
31J
пи
3LI
Printed
with FinePrint- purchase atwww.fineprint.com
Сши>
Схемы арбитража иич
Кольцевая
схема с циклической сменой приоритетов
.
Переход к следующему ведущему - ю сменой приоритетов . Текущий ведущий в след . цикле -наименьший приоритет , его сосед справа - наивысший , остальные - на 1 меньше , чгм у соседа слева . Циклическая смена с учётом последнего запроса .
|
Логика |
арбитража |
|
Логика |
арбитража |
|
Логика |
арбитража |
|
|
|
| |||||||
|
|
|
|
|
|
|
|
|
Слайд 7
Схемы арбитража иич
Текущий ведущий генерирует ПШ , который проходит через все схемы -ГА. Если имеется ещг один ведущий , который просит шину (UJ), то его -ГА не пропускает ПШ к другим устройствам . Текущий ведущий , «потеряв » ПШ на своём входе , должен при первой возможности освободить шину . Запрашивающий - её займет .
|
Логика |
арбитража |
|
Логика |
арбитража |
|
Логика |
арбитража |
|
|
|
| |||||||
|
|
|
|
|
|
|
|
|
Слайд
Printed with FinePrint- purchase atwww.fineprint.com
Схемы арбитража иич
Чаще
встречается иная схема децентр -го
арбитража .
Сзя&
9