2.6 Опис додаткових елементів, що використовуються в мпс

Генератор тактових імпульсів КР580ГФ24 призначений для синхронізації мікропроцессорних систем на основі комплекту К580. Генератор тактових імпульсів (ГТІ) формує тактові імпульси частотою до 2,5 Гц, амплітудою 12В,тактові імпульси амплітудою до 5 В для ТТЛ-схем, а також деякі управляючі сигнали для мікропроцесорної системи.

ГТІ складаеться із:

-задаючого генератора (SGN)

-генератора тактових імпульсів (GLG)

-порогового елемента

-формувачів ілогічних систем.

До роботи ГТІ необхідне підключення зовнішнього кварцового резонатора з частотою коливань в 9 разів більшою, ніж чатота вихідних тактових імпульсів ГТІ.

Умовне графічне позначення КР580ГФ24 наведено на рис. 2.6.1

Рисунок 2.6 - Умовне графічне позначення КР580ГФ24

Призначення виводів ГТІ наведено у таблиці 2.6

Таблиця 2.6 - Призначення виводів ГТІ

Позначення виводів	Призначення вивода
XTAL1 XTAL2	входи для підключення кварцового резонатора
RDIN	вхід сигнал (Готовий)
RESIN	вхідний сигнал (Скидання)
TANK	вхід для підключення паралельного LC- контуру
OSC	вихід генератора
SYNC	вхід синхронізації
RESET	вихідний сигнал (Скидання)
GND	напруга живлення (+12В)
STSTB	строб стану
READY	готовність

КР580ВВ55 - електронний компонент, мікросхема програмованого контролера паралельного вводу/виводу. Мікросхема дозволяє адресувати шину даних за трьома окремими каналами, ще один канал використовується в якості керуючого регістра мікросхеми.

Мікросхема дозволяє адресувати сигнал з шини даних на три зовнішніх об'єкта за допомогою трьох 8-розрядних каналів даних (PortA, PortB, PortC), які можуть працювати як на вхід, так і на вихід. Режим роботи кожного каналу задається керуючим словом, яке подається в регістр командою OUT. PortA і PortB в один час можуть працювати або на введення, або на виведення. PortC представлений як два чотирьохрозрядних порти і кожна його тетрада може незалежно бути включена на введення або на виведеня.

Крім трьох 8- розрядних каналів даних, мікросхема має 8-розрядний канал для підключення до шини даних, а також два адресних входи , що дозволяють реалізувати один з 4 адресів: вибір одного з трьох каналів даних або регістра пристрою.[2]

Умовне графічне позначення КР580ВВ55 наведено на рис. 2.7

Рисунок 2.7 - Умовне графічне позначення КР580ВВ55

Призначення виводів порту в/в наведено у таблиці 2.7

Таблиця 2.7- Призначення виводів порту в/в

Позначення виводів	Призначення вивода
A0-A1	Шина адреси
RD	Читання пам’яті
D0-D7	Шина даних
WR	Запис в пам'ять
RESET	Установка
CS	Вибір мікросхеми
GND	Загальний
Ucc	Живлення
BA7-BA0	Канал А
BB7-BB0	Канал В
BC7-BC0	Канал С

Контролер системної шини К1810ВГ88 призначений для роботи в складі мікропроцесорної системи на базі МП К1810ВМ86. Залежно від стану МП контролер управляє обміном даних між локальною шиною процесора і системної шиною при наявності доступу до управління шинами МП, а також між локальною шиною і шиною введення/виведення. Контролер системної шини синхронізується тактовим генератором МП і здійснює управління шинними формувачами, регістрами, пристроями введення/виведення і пам'яттю.

Функціональні можливості МПС дозволяють організувати конфігурацію обчислювальної системи, що має 2 магістралі: системну шину і резидентну шину. До системної шини підключається пам'ять, до резидентної - пристрої введення/виведення.[2]

Умовне графічне позначення К1810ВГ88 наведено на рис. 2.8

Рисунок 2.8 - Умовне графічне позначення К1810ВГ88

Призначення виводів контролера шин наведено у таблиці 2.8

Таблиця 2.8 - Призначення виводів контролера шин

Позначення виводів	Призначення вивода
19, 3, 18	Входи сигналів стану МПС
2	Підключення системного генератора
6	Строб управління видачі командних сигналів контролера
15	Сигнал управління при каскадуванні ВГ88
1	Ознака звернення до системної шини
7	Системний сигнал читання з пам'яті
9	Системний сигнал запису в пам'ять
8	Випереджаючий строб при зверненні до пам'яті
13	Системний сигнал вводу

Продовження таблиці 2.8

Позначення виводів	Призначення вивода
11	Системний сигнал виводу
12	Випереджаючий строб
14	Системний сигнал підтвердження переривання
16	Строб супроводу даних
5	Строб супроводу адреси
4	Сигнал, який визначає напрямок передачі інформації
17	Сигнал управління виконує дві функції залежно від режиму. У режимі роботи з шиною введення/виведення використовується сигнал PDEN управління станом «включено» шинних формувачів. У режимі роботи з системною шиною використовується сигнал MCE управління зчитуванням номера відомого контролера переривань при їх каскадування.

Арбітр шин використовується в багатопроцесорних системах, в яких кілька процесорів розділяють між собою системну шину. Схеми арбітражу повинні вирішувати конфліктні ситуації, що виникають при одночасній спробі доступу до системної шини з боку декількох процесорів.

Арбітр шин К1810ВБ89 в багатопроцесорної системі може обслуговувати 1-2 центральних мікропроцесора. Існує 3 види арбітражу: паралельний, послідовний і циклічний.[2]

Умовне графічне позначення К1810ВБ89 наведено на рис. 2.9

Рисунок 2.9 - Умовне графічне позначення К1810ВБ89

Призначення виводів контролера шин наведено у таблиці 2.9

Таблиця 2.9 - Призначення виводів арбітра шин

Позначення виводів	Призначення вивода
18, 19, 1	Входи сигналів стану МПС
17	Вхідні сигнали ГТІ ГФ84
16	Сигнал заборони звільнення системної шини
15	Сигнал заборони звільнення системної шини при її запиті по входу CBRQ
14	Вхід дозволу звільнення системної шини при будь-якому запиті
4	Вхід вибору режиму роботи з резидентною шиною
3	Вхід дозволу доступу до системної шини для арбітра
2	Вхід вибору режиму роботи з периферійною шиною в/в

Продовження таблиці 2.9

Позначення виводів	Призначення вивода
13	Вихід дозволу доступу до системної шини
6	Початкова установка
5	Вхід синхронізації системної шини
7	Сигнал запиту шини
9	Вхід пріоритетного дозволу доступу до шини
8	Вихід пріоритетного дозволу доступу до шини
11	В/в зайнятості шини
12	В/в загального запиту шини

Шинний формувач КР580ВА86 представляє 8-розрядний паралельний приймач з трьома стабільними виходами. Він використовуються для реалізації різних буферних схем в мікропроцесорних системах на базі МП К580ИК80 і К1810ВМ86. На виходах мікросхеми КР580ВА86 генеруються не інвертовані вихідні дані.

Мікросхема КР580ВА86 - призначена для обміну даними між мікропроцесором і системною шиною; володіє підвищеною навантажувальною здатністю. Мікросхема КР580ВА86 - формувач без інверсії і з трьома станами на виході. Мікросхема складається з восьми однакових функціональних блоків і схеми управління. Блок містить два різноспрямовані підсилювача-формувача. За допомогою схеми управління проводиться дозвіл передачі (управління 3-м станом виходів) і вибір напрямку передачі інформації.[6]

Умовне графічне позначення КР580ВА86 наведено на рис. 2.10

Рисунок 2.10 - Умовне графічне позначення КР580ВА86

Призначення виводів шинного формувача наведено у таблиці 2.10

Таблиця 2.10 - Призначення виводів шинного формувача

Позначення виводів	Призначення вивода
A0-A7	Інформаційна шина
	Дозвіл передачі
GND	Загальний
T	Вибір напрямку передачі
B0-B7	Інформаційна шина
Ucc	Напруга живлення

Буферний регістр КР580ІР82 - 8-розрядний адресний регістр, призначений для зв'язку мікропроцесора з системною шиною; володіє підвищеною навантажувальною здатністю.

Мікросхема складається з восьми однакових функціональних блоків і схеми управління. Блок містить D-регістр засувку і потужний вихідний вентиль без інверсії. За допомогою схеми управління проводитися стробування записуваної інформації та управління третім станом потужних вихідних вентилів.

Залежно від стану стробуючого сигналу мікросхема може працювати в двох режимах: в режимі шинного формувача і в режимі зберігання.[4]

Умовне графічне позначення КР580ІР82 наведено на рис. 2.11

Рисунок 2.11 - Умовне графічне позначення КР580ВА86

Призначення виводів буферного регістра наведено у таблиці 2.11

Таблиця 2.11 - Призначення виводів буферного регістра

Позначення виводів	Призначення вивода
A0-A7	Інформаційна шина
	Дозвіл передачі
GND	Загальний
STB	Стробуючий сигнал
B0-B7	Інформаційна шина
Ucc	Напруга живлення

Програмований інтервальний таймер (ПІТ) К1810ВИ54 є функціонально закінченим однокристальним периферійним пристроєм вбудовуваного типу, вирішує одну з найбільш важливих проблем будь-якої МПС - генерацію точних часових інтервалів під програмним контролем.

До складу ПІТ входять три канали, основу яких складають 16- розрядні віднімаючі лічильники (СТ0, СТ1 і СТ2) з частотою рахунку по входу CLK до 2 МГц. Кожен канал ПІТ може працювати незалежно від інших в одному з шести програмно заданих режимів. Лічильники каналів програмно доступні для запису і читання і можуть працювати як в двійковому, так і в двійково -десятковому коді. Управління режимами здійснюється за допомогою керуючих слів CW, які визначають режим роботи таймера, код рахунку (двійковий або двійковій-десятковий) і формат обміну даними з МП при операціях з лічильниками .

Зв'язок ПІТ з МПС здійснюється через двосторонню восьмирозряду

шину даних D0 - D7 під управлінням п'яти сигналів A0, A1, CS, RD і WR. При двобайтовому форматі даних операція з лічильниками виконується двічі: спочатку записується (зчитується) молодший байт, потім - старший. Обслуговування СТ виконується паралельно і незалежно один від одного.[2],[5]

Структурна схема таймера К1810ВИ54 наведена на рис. 2.12

Рисунок 2.12 - Структурна схема ПТ К1810ВИ54

Умовне графічне позначення ПТ К1810ВИ54наведено на рис. 2.13

Рисунок 2.13 - Умовне графічне позначення ПТ К1810ВИ54

Призначення виводів програмовано інтервального таймера наведено у таблиці 2.12

Таблиця 2.12 - Призначення виводів ПІТ

Позначення виводів	Призначення вивода
19, 20	Адресні входи
22	Читання
23	Запис
12	Загальний
24	Напруга живлення
1-8	Вихід інформації
21	Вибір мікросхеми
9, 15, 18	Входи сигналів синхронізації
11, 14, 16	Дозвіл/заборона роботи лічильників
10, 13, 17	Виходи на зовнішні пристрої