- •Виправ за зразком зміст, перевір сторінки, розділи щоб не пересунувся текст . Текст готовий для роздрукування. Дякую!!!!! Друкуй з двох сторін аркуша. Якщо щось не зрозуміло тел.. 0952017413 Вступ
- •Розділ 1. Лекція 1 Тема: Вступ до комп’ютерної схемотехніки
- •Лекція 2 Тема: Поняття про комбінаційні схеми та цифрові автомати
- •Основи теорії перемикальних функцій
- •Лекція 3 Тема: Основи синтезу комбінаційних схем
- •Алгоритм розробки схеми
- •Основні логічні елементи та їх класифікація
- •Тема: Методика структурного проектування цифрових схем Вузли комбінаційного типу
- •Тема: Основні типи комбінаційних вузлів
- •Дешифратори
- •Лекція 6
- •Тема: Шифратори
- •Лекція 7
- •Тема: Мультиплексори і демультиплексори
- •Лекція 8
- •Тема: Компаратори або схеми порівняння
- •Лекція 9
- •Тема: Комбінаційні суматори
- •Тема:Тригери. Різновидності тригерів.
- •Тема: Лічильники. Різновидності лічильників. Принцип роботи.
- •Двійково-кодовані лічильники
- •Тема: Класифікація та основні параметри алп
- •Тема: Загальна характеристика пристроїв «пам’ять»
- •Тема: Різновидності структурної побудови запам’ятовуючих пристроїв
- •Тема: Загальна характеристика процесорів
- •Лабораторні роботи Користування Electronics Workbench
- •1.1.2 Пропоновані програмою елементи
- •2. Основні прийоми роботи
- •2.1 Порядок проведення роботи для розробки принципової електричної схеми
- •2.2 Моделювання радіоелектронних пристроїв за допомогою програмного комплексу Electronics Workbench пристроїв за допомогою програмного комплексу Electronics Workbench
- •2.2.1 Підготовка до роботи Electronics Workbench
- •2.2.2 Моделювання інтегруючої rc - ланцюга
- •2.2.3 Моделювання що диференціює rc - ланцюга
- •2.2.4 Моделювання транзисторного автогенератора
- •2.2.5 Моделювання трехкаскадного транзисторного підсилювача
- •2.2.6 Моделювання тригера Шмидта на аналогових елементах
- •2.2. 7 Моделювання мультивібратора на елементах и-ні
- •2.2.8 Моделювання цифрового генератора
- •2.2.9 Моделювання алгебраїчного суматора на оу
- •2.2.10 Моделювання дешифратора
- •Завдання
- •Розділ 3.Самостійне вивчення
- •Самостійне вивчення 1
- •Перетворювачі кодів
- •Самостійне вивчення 2
- •Зсувачі двійкового коду
- •Послідовні логічні пристрої Узагальнена структурна схема і опис роботи цифрового автомата
- •Регістри
- •Центральний пристрій керування (цпк)
- •Операційні апарати алп
- •Арифметичні вузли операційних апаратів
- •Вузли додавання/віднімання у прямих і доповнюючи кодах
- •2) Додавання/віднімання чисел з плаваючою комою
- •3)Алгоритми і структури вузлів множення чисел
- •Основний алгоритм реалізації вузлів ділення в прямих кодах
- •Приклади схемотехнічної реалізації вузлів додавання / віднімання дворозрядних кодів
- •Виконання логічних операцій в алп
- •Інтегральні схеми арифметико-логічних пристроїв
- •Методика дешифрації адресного простору в 2d пам’яті
- •3D структурна пам’ять
- •Пам’ять зі структурою 2dm
- •Пам'ять з послідовним доступом
- •Організація кеш пам’яті
- •Повністю асоціативний кеш
- •Кеш з прямим розміщенням
- •Набірно – асоціативний кеш
- •Постійна пам’ять. Типи і номенклатура пзп
- •Флеш пам’ять
- •Статичні запам’ятовуючі пристрої
- •Проектування схеми порівняння слова з константою
- •Загальні характеристики мікропроцесора. Мікропроцесорні комплекти.
- •Перелік питань до окр та іспиту: Основи синтезу комбінаційних схем.
- •Дешифратори.
- •Шифратори.
- •Послідовні логічні пристрої.
- •Запам’ятовуючі пристрої цифрових еом.
- •Мікропроцесори.
- •Рекомендована література
Лекція 9
Тема: Комбінаційні суматори
Суматором називається пристрій, призначений для виконання арифметичних операцій з числами, представленими у двійковій формі.
Класифікують суматори за розрядністю чисел, над якими виконують операції, на напівсуматори, одно- та багаторозрядні суматори; за структурною схемою – на послідовні, паралельні та послідовно-паралельні; за функціонуванням – на синхронні та асинхронні, в залежності від часу затримки проходження сигналів різних каскадів.
Схемотехнічно суматори зображаються у вигляді комбінаційних схем або цифрових автоматів.
Комбінаційним напівсуматором називається пристрій, що має два входи, на які подаються операнди, і виходи результату (суми) та знаку переносу в наступний розряд.
Функціонування описується таблицею істинності аналогічної до суми за модулем 2 (s – сума, p- знак переносу).
x0 |
x1 |
s |
p |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
SM
Як видно із таблиці істинності величина
арифметичної суми відрізняється від
знаку переносу типом логічної функції:
Параметр s записується і схемотехнічно виконується за допомогою логічного елемента виключне АБО, а параметр р реалізується коміркою елементарного кон’юнктора. Використовують базовий набір І-НЕ або функціональну комірку виключного АБО (К155АП5). Схему такого суматора можна представити наступним чином:
Для реалізації повного суматора необхідно враховувати знак переносу з попереднього розряду. Функціональна комірка повинна отримати додатковий вхід.
Схемотехнічно такий пристрій реалізується за допомогою двох базисних елементів виключне АБО, один з яких виконує функцію множення за модулем 2 вхідних операндів, а другий до результату одержаної суми додає знак переносу з попереднього розряду.
Розряд переносу на виході одержується шляхом диз’юнкції знаків переносу з обох комірок напівсумування.
П
овним
n-розрядним
суматором
називається арифметичний пристрій, що
забезпечує додавання двох n-розрядних
двійкових слів і містить 2n+1
вхід та n+1
вихід. Збільшення розряду входу і виходу
на одиницю дозволяє рахувати результат
переносу, як з попереднього, так і з
наступного розряду.
Найпростіше таку схему реалізувати у вигляді послідовної комбінаційної схеми, виконаної у вигляді каскадного нарощування одно розрядних повних суматорів.
В схемах звичайного сумування на вхід р-1 подається нульове значення, однак часто при виконанні арифметичних операцій доводиться виконувати циклічне зміщення двійкового коду. В цьому випадку використовується кільцевий n-розрядний суматор, у якому на вхід першого розряду подається сигнал знаку переносу останнього розряду через певну ланку затримки.
П
ри
паралельно-послідовному сумуванні
n-розрядні
слова х та у розбивають на m-розрядні
підслова. На схему суматора m-розрядного
підслова послідовно в часі подаються
двійкові коди. Запис і зчитування
результатів сумування відбуваються
послідовно, а арифметичні операції з
кожними підсловами реалізуються
паралельно.
Функціонально при реалізації однорозрядного суматора з допомогою логічних функцій можна одержати запис суми та переносу ДДНФ:
Як видно із запису функція si може бути представлена у вигляді конституєнт одиниці, жодна пара з яких не може бути склеєна, тоді як результат переносу представляється у спрощеному вигляді диз’юнкції попарних кон’юнкцій всіх аргументів. Таку схему реалізовують з допомогою складних логічних елементів типу І-АБО-НЕ чи АБО-І-НЕ.
Лекція 10
