- •Виправ за зразком зміст, перевір сторінки, розділи щоб не пересунувся текст . Текст готовий для роздрукування. Дякую!!!!! Друкуй з двох сторін аркуша. Якщо щось не зрозуміло тел.. 0952017413 Вступ
- •Розділ 1. Лекція 1 Тема: Вступ до комп’ютерної схемотехніки
- •Лекція 2 Тема: Поняття про комбінаційні схеми та цифрові автомати
- •Основи теорії перемикальних функцій
- •Лекція 3 Тема: Основи синтезу комбінаційних схем
- •Алгоритм розробки схеми
- •Основні логічні елементи та їх класифікація
- •Тема: Методика структурного проектування цифрових схем Вузли комбінаційного типу
- •Тема: Основні типи комбінаційних вузлів
- •Дешифратори
- •Лекція 6
- •Тема: Шифратори
- •Лекція 7
- •Тема: Мультиплексори і демультиплексори
- •Лекція 8
- •Тема: Компаратори або схеми порівняння
- •Лекція 9
- •Тема: Комбінаційні суматори
- •Тема:Тригери. Різновидності тригерів.
- •Тема: Лічильники. Різновидності лічильників. Принцип роботи.
- •Двійково-кодовані лічильники
- •Тема: Класифікація та основні параметри алп
- •Тема: Загальна характеристика пристроїв «пам’ять»
- •Тема: Різновидності структурної побудови запам’ятовуючих пристроїв
- •Тема: Загальна характеристика процесорів
- •Лабораторні роботи Користування Electronics Workbench
- •1.1.2 Пропоновані програмою елементи
- •2. Основні прийоми роботи
- •2.1 Порядок проведення роботи для розробки принципової електричної схеми
- •2.2 Моделювання радіоелектронних пристроїв за допомогою програмного комплексу Electronics Workbench пристроїв за допомогою програмного комплексу Electronics Workbench
- •2.2.1 Підготовка до роботи Electronics Workbench
- •2.2.2 Моделювання інтегруючої rc - ланцюга
- •2.2.3 Моделювання що диференціює rc - ланцюга
- •2.2.4 Моделювання транзисторного автогенератора
- •2.2.5 Моделювання трехкаскадного транзисторного підсилювача
- •2.2.6 Моделювання тригера Шмидта на аналогових елементах
- •2.2. 7 Моделювання мультивібратора на елементах и-ні
- •2.2.8 Моделювання цифрового генератора
- •2.2.9 Моделювання алгебраїчного суматора на оу
- •2.2.10 Моделювання дешифратора
- •Завдання
- •Розділ 3.Самостійне вивчення
- •Самостійне вивчення 1
- •Перетворювачі кодів
- •Самостійне вивчення 2
- •Зсувачі двійкового коду
- •Послідовні логічні пристрої Узагальнена структурна схема і опис роботи цифрового автомата
- •Регістри
- •Центральний пристрій керування (цпк)
- •Операційні апарати алп
- •Арифметичні вузли операційних апаратів
- •Вузли додавання/віднімання у прямих і доповнюючи кодах
- •2) Додавання/віднімання чисел з плаваючою комою
- •3)Алгоритми і структури вузлів множення чисел
- •Основний алгоритм реалізації вузлів ділення в прямих кодах
- •Приклади схемотехнічної реалізації вузлів додавання / віднімання дворозрядних кодів
- •Виконання логічних операцій в алп
- •Інтегральні схеми арифметико-логічних пристроїв
- •Методика дешифрації адресного простору в 2d пам’яті
- •3D структурна пам’ять
- •Пам’ять зі структурою 2dm
- •Пам'ять з послідовним доступом
- •Організація кеш пам’яті
- •Повністю асоціативний кеш
- •Кеш з прямим розміщенням
- •Набірно – асоціативний кеш
- •Постійна пам’ять. Типи і номенклатура пзп
- •Флеш пам’ять
- •Статичні запам’ятовуючі пристрої
- •Проектування схеми порівняння слова з константою
- •Загальні характеристики мікропроцесора. Мікропроцесорні комплекти.
- •Перелік питань до окр та іспиту: Основи синтезу комбінаційних схем.
- •Дешифратори.
- •Шифратори.
- •Послідовні логічні пристрої.
- •Запам’ятовуючі пристрої цифрових еом.
- •Мікропроцесори.
- •Рекомендована література
Лекція 7
Тема: Мультиплексори і демультиплексори
Мультиплексори – пристрої, призначені для комутації кількох інформаційних сигналів на один інформаційний канал. В загальному випадку можна комутувати кілька груп сигналів на одну інформаційну шину. Розрізняють мультиплексори цифрових та аналогових сигналів.
В І випадку комбінаційна схема, що забезпечує мультиплексування, може довільним чином трансформувати набір вхідних сигналів, але повинна забезпечуватись тільки відповідність вихідного сигналу до одного з інформаційних сигналів, що подаються на вхід пристрою.
При мультиплексуванні аналогових сигналів комбінаційні схеми використовуються тільки для комутації відповідних аналогових ключів, під’єднаних до заданого інформаційного входу.
В інтегральних схемах мультиплексора розрізняють вхідні інформаційні сигнали, сигнали керування та сигнали адресації.
При реалізації комбінаційної схеми доцільно розділити адресні та інформаційні коди, згрупувавши їх у дві шини.
E |
D0 |
D1 |
A |
Q |
0 |
0 |
1 |
0 |
D0 |
0 |
0 |
1 |
1 |
D1 |
1 |
0 |
1 |
0 |
× |
1 |
0 |
1 |
1 |
× |
А
A1
A0
Демультиплексори призначені для комутації одного інформаційного сигналу на кілька входів. Умовне позначення демультиплексора:
Л
огічні
функції, які описують вихідні стани
демультиплексора, враховують як
інформаційні, так і адресний сигнали,
а також сигнал керування.
,
,
,
Комбінаційна схема для демультиплексора дещо простіша, оскільки вхідний сигнал лише один.
Багаторозрядні комутатори сигналів розробляють на основі уніфікованих інтегральних схем з меншою розрядністю, використовуючи каскадування. Головний принцип стосується вибору адресації молодших і старших сигналів, який забезпечується від першого вхідного до другого вихідного каскаду.
Лекція 8
Тема: Компаратори або схеми порівняння
Такі комбінаційні схеми застосовуються в цифрових ЕОМ для реалізації функцій множення за певним модулем для порівняння двійкових кодових чисел з урахуванням знакового розряду порівняння порядків та ін.
Функціонально
компаратори повинні забезпечувати
виконання співвідношень x=y,
x>y,
x<y,
де
.
Схемотехнічно такі перетворювачі можна виконати двома шляхами:
на основі використання операцій віднімання із врахуванням знакового розряду.
на основі порозрядного порівнювання.
Схемою порівняння кодових слів х та у називають схему, що має n+1 вихід і забезпечує реалізацію Н-функцій.
Логічну функцію Н1 одержують на основі порозрядного порівняння чисел х та у. Алгебраїчно її можна записати:
Н2 реалізовується при порозрядному перевищенні змінних х над змінними у:
Н3 можна представити, як функцію вигляду:
В схемотехнічному виконанні використовується прийом реалізації невідомої функції через відомі.
Принципову схему найкраще виконати на складних логічних елементах:
Компаратори довільної розрядності можуть бути побудовані з використанням типових перетворень Fi, при цьому складність та швидкодія визначатимуться розрядністю порівнюваних слів.
Для n=4 (чотирьохрозрядне слово) функції Н1, Н2 та Н3 можна реалізувати у вигляді наступних схем:
F1
Н1
реалізується як кон’юнкція стандартних
функцій Fi
від усіх чотирьох розрядів. Н2
– у вигляді послідовної схеми. Функція
Н1
реалізується за методом паралельної
обробки інформації, тому має найвищу
швидкодію. В Н2
та Н3
не враховано функціональної складності
базових комірок Fi.
Якщо застосувати базові логічні елементи
з великим значенням коефіцієнтів
об’єднання за входом, то їх можна
реалізувати за логічними співвідношеннями,
записаними вище, в яких функціонали Fi
винесено за дужки. Якщо коефіцієнт
об’єднання за входом малий, то реалізуються
такі схеми за мінімізованими функціями
у вигляді каскадного нарощування
елементів, при цьому зростає час комутації
сигналу, для n=4
t=4t3,
однак структурна схема набуває
регуляризованого вигляду. Для уникнення
цих недоліків при великій розрядності
порівнюваних слів n-розрядне
слово розбивається на
груп кодових позицій, порівняння в яких
проводять по кожній групі окремо,
одержуючи при цьому проміжні значення
Н.
На основі порівняння окремих груп із індексом j одержимо вихідний результат:
Складність і швидкодія такої схеми:
Структурну схему компаратора для n=9, m=3 можна реалізувати наступним чином.
Для реалізації в базисі І-НЕ можуть використовуватись структуризовані схеми для трьох сусідніх розрядів. Іншим методом порівняння чисел х та у є використання компараторів з так званим кодованим входом. Для їх реалізації використовують логічні функції, записані для величин Ні після повного розкриття всіх дужок. На практиці потрібно реалізовувати тільки одну з функцій Н, в такому випадку схеми дещо спрощуються.
Загальне позначення компараторів включає всі шукані функції, а також розряди для нарощування каскадів. Таку структуру мають інтегральні схеми К555ПС1, К564ИП2.
