НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ БІОРЕСУРСІВ І ПРИРОДОКОРИСТУВАННЯ УКРАЇНИ

ВІДОКРЕМЛЕНИЙ ПІДРОЗДІЛ НАЦІОНАЛЬНОГО УНІВЕРСИТЕТУ

БІОРЕСУРСІВ І ПРИРОДОКОРИСТУВАННЯ УКРАЇНИ

«ІРПІНСЬКИЙ ЕКОНОМІЧНИЙ КОЛЕДЖ»

"КОМП’ЮТЕРНА СХЕМОТЕХНІКА"

МЕТОДИЧНІ РЕКОМЕНДАЦІЇ

ДО ВИКОНАННЯ ЛАБОРАТОРНИХ РОБІТ

Напрям "Комп'ютерна інженерія"

Спеціальність 5.05010201

"Обслуговування комп'ютерних систем та мереж"

Освітньо-кваліфікаційний рівень "Молодший спеціаліст"

Денна форма навчання

ІРПІНЬ – 2015

УДК 004.75

П 00

Методичні рекомендації до виконання практичних робіт з дисципліни «Комп’ютерна схемотехніка» містять тему, мету, завдання для практичних робіт, перелік питань для самоконтролю студентів і список рекомендованої літератури. Призначені допомогти студентам оволодіти навчальним матеріалом, сформувати у майбутніх фахівців навички практичної роботи з побудови та аналізу елементів і схем цифрової електроніки, а також розв'язувати практичні системні завдання за допомогою спеціалізованих програмних засобів.

Розглянуто і схвалено на засіданні циклової комісії комп’ютерних дисциплін ВП НУБіП України «Ірпінський економічний коледж».

Протокол № 1 від 29.08.2011р.

Рекомендовано до друку методичною радою ВП НУБіП України

«Ірпінський економічний коледж».

Протокол№ 1 від 30.08.2011 р.

Укладач: Петрашенко О.М., викладач комп’ютерних дисциплін ВП НУБіП «Ірпінський економічний коледж».

Рецензенти: Костюченко Г.М, викладач комп’ютерних дисциплін ВП НУБіП «Ірпінський економічний коледж», спеціаліст вищої категорії.

Фрідріхсон Н.В., викладач комп’ютерних дисциплін ВП НУБіП «Ірпінський економічний коледж», спеціаліст вищої категорії.

«КОМП’ЮТЕРНА СХЕМОТЕХНІКА»

МЕТОДИЧНІ РЕКОМЕНДАЦІЇ

ДО ВИКОНАННЯ ПРАКТИЧНИХ РОБІТ

для студентів денної форми навчання спеціальності 5.05010201

«Обслуговування комп’ютерних систем і мереж»

Укладач: Петрашенко О.М.,

Редактор: А.Г. Заболотна

Видавничий центр ВП НУБіП України «ІЕК»

08200, м. Ірпінь, вул. Гагаріна, 9

ВСТУП

Розвиток електронної обчислювальної техніки і її широке застосування в науці, техніці та промисловості – важливий фактор прискорення науково-технічного прогресу.

Комп’ютерна схемотехніка – це науково-технічна дисципліна, яка вивчає теоретичні методи аналізу і синтезу схем комп’ютерів (електронних обчислювальних машин) і засоби їхньої технічної реалізації. Розвиток комп’ютерної схемотехніки є основою удосконалення архітектури комп’ютерів, якісного підвищення їхньої продуктивності та надійності, істотного зменшення масових та габаритних показників. Комп’ютери широко використовують у цивільній авіації та інших галузях господарства.

Комп’ютерна схемотехніка вивчає принципи побудови цифрових функціональних вузлів та пристроїв на основі інтегральних мікросхем і мікропроцесорних засобів.

Розвиток мікроелектронної елементної бази є основою вдосконалення архітектури комп’ютерів та якісного поліпшення їх техніко-економічних показників – продуктивності, швидкодії, надійності, вартості та ін. З рівнем розвитку елементної бази пов’язано в першу чергу поняття про покоління комп’ютерів – від ламп (перше покоління) до великих інтегральних схем (четверте покоління).

Задача підготовки висококваліфікованих фахівців, озброєних сучасними знаннями та практичними навичками, є однією з найважливіших задач в сучасних умовах стрімкого розвитку науки і техніки. Тому, як ніколи гостро, зараз відчувається необхідність прикладання максимальних зусиль для вдосконалення змісту навчання, засобів і методів підготовки фахівців. Одним із найважливіших засобів глибокого засвоєння навчально матеріалу, освоєння учнями базових знань і навиків в області електроніки і схемотехніки цифрових пристроїв, а також придбання практичних навичок по експериментальному дослідженню мікросхем є комплексне виконання студентами практичних завдань з проектування та апробації електронних схем.

Лабораторна робота № 1. Дослідження основних логічних елементів

Мета: Дослідити основні логічні елементи і комбінаційні пристрої, побудовані на їх базі.

Програмне забезпечення: програмне забезпечення комп'ютерного моделювання електронних схем (програма Electronic Workbench).

Основні теоретичні відомості

Функція, що залежить від n змінних х₁х₂,...,х_n, називається булевою, або перемикаючою, якщо функція f і любий з її аргументів х_i, і є  приймають значення тільки з множини {0;1}. Аргументи булевої функції також називаються булевими.

Логічні схеми виконують операції над змінними, котрим ставлять у відповідність електричні сигнали, що можуть, як і змінні, приймати лише два значення. Такими сигналами можуть бути присутність напруги не менше заданої величини або відсутність її (останньому поняттю відповідає припущення, що напруга не перевищує деякої заданої достатньо малої величини). Ці сигнали, що визначаються рівнем напруги називаються потенціальними, а схеми, що їх використовують - потенціальними логічними схемами. Логічним змінним можуть відповідати також наявність або відсутність тактового імпульсу у визначені моменти часу. Такі сигнали і логічні схеми, що їх використовують, називають імпульсними. Якщо прийнято, що високий рівень сигналу відповідає логічній одиниці ^“1”, а низький логічному нулеві “0”, то така логіка називається додатньою, в протилежному випадку говорять про від’ємну логіку.

Основні (базові) логічні елементи показані на рис.1.1.

логічний елемент "І" (AND);

логічний елемент "АБО" (ОR);

логічний елемент "Виключаюче АБО" (ХОR);

логічний елемент "НІ" (Інвертор) (INV);

логічний елемент "АБО-НІ" (NOR).

                           Рис 1.1 Умовні позначення логічних елементів.

               

В даній лабораторній роботі при дослідженні базових елементів булевої логіки використовують логічні елементи потенціального типу на біполярних транзисторах (мікросхема К155ЛАЗ). Існує декілька простих логічних функцій, які можна реалізувати відповідно з допомогою декількох логічних схем:

а) логічне заперечення (інверсія, операція "НІ") полягає в отриманні змінної, що протилежна до даної, У = ā

б) логічне додавання (диз'юнкція, операція "АБО") полягає в тому, що функція приймає значення рівне 1, якщо хоча б один з аргументів рівний 1, У = a v b

в) логічне множення (кон'юнкція, операція "І") полягає в тому, що функція приймає значення рівне 1, якщо всі аргументі одночасно рівні 1, У= a ^ b

г) заперечення кон’юнкції (штрих Шеффера, операція "І-НІ"), яка містіть в собі логічне множення і заперечення, У= ā

д) заперечення диз'юнкції (стрілка Пірса, операція "АБО-НІ”), яка містить в собі логічне додавання і заперечення, У = ā

Логічні схеми, що реалізують останні дві функції, мають дві частини: перша являє собою схему, котра реалізує функцію множення і додавання, друга являє собою інвентор, побудований в простішому випадку на одному транзисторі. В зв'язку з тим, що з допомогою штриха Шеффера або стрілки Пірса можна вирішити будь-яку логічну задачу (обидві ці функції володіють необхідною і достатньою функціональною повнотою) за допомогою логічної схеми одного лише типу "І-НІ" чи "АБО-НІ можна повністю побудувати будь-який цифровий пристрій. Тому в інтегральному виконанні найбільше розповсюдження знаходять ці два види логічних схем. Зустрічаються логічні елементи на біполярних транзисторах, що являють собою об'єднання двох попередніх схем; їх входи розділені на частини - всередині кожної частини виконується операція "І", а між частинами операція "АБО" з подальшою операцією "НІ" (логічні елементи "I-АБО-НІ). Такі схеми дозволяють економити число інвенторів, що важливо з точки зору зменшення споживаної потужності, зменшення завад, що генеруються схемою при перемиканнях, збільшення швидкодії.

В Інтегральній техніці знайшли застосування декілька типів основних логічних схем, які відрізняються елементами, що реалізують логічну операцію "1" чи "АБО", а також методом зв'язку між схемами в послідовних колах. Найбільшого поширення при виготовленні елементів малої і середньої степені інтеграції набула транзисторно-транзисторна логіка (ТТЛ). Елементи ТТЛ характерні тим. що з для зменшення впливу ємнісного навантаження (тобто з для підвищення швидкодії) вхідне коло таких елементів виконується на основі багатоемітерного транзистора по схемі з спільною базою, який має низький вхідний опір. В таких схемах необхідно, щоб коло, яке є генератором для багатоемітерного транзистора, при відключенні останнього було низькоомним і забезпечувало б швидке розсмоктування неосновних носіїв, накопичених в базі багатоемітерного транзистора. Для цього вихідний каскад попереднього однотипного елементу повинен бути достатньо потужним і низькоомним. Схема типового базового елемента ТТЛ представлена на рис 1.2. Даний елемент реалізує функцію "І-НІ в додатній логіці і функцію "АБО-НІ у від'ємній логіці, причому на транзисторах VТ2–VТ4 реалізовано складний інвентор, який здійснює операцію "НІ". Таке схемне рішення дозволило забеспечити високу навантажувальну здатність, достатню швидкодію і завадостійкість схеми, оскільки струм в закритому стані схеми створюється малим вихідним опором емітерного повторювача, зібраного на транзисторі VТЗ. а у відкритому стані струм, що поступає в схему, забезпечується малим вихідним опором відкритого транзистора VТ4.

Якщо на всі входи багатоемітерного транзистора VТ1 подані напруги, що відповідають рівню логічної одиниці, то струм через резистор НІ тече в базу транзистора VТ2, а потім підсилений струм з емітера VТ2 поступає в базу вихідного інвертуючого транзистора VТ4, відкриваючи його; при цьому транзистор VТЗ буде закритий і напруга на виході буде відповідати рівню логічного нуля. Якщо хоча б на одному вході багатоемітерного транзистора появиться вхідна напруга, що відповідає рівню логічного нуля, то відкриється відповідний перехід база-емітер, багатоемітерний транзистор перейде в стан насичення і потенціал його колектора стане близьким до нуля. Тобто. VТ2 закриється, VТЗ відкриється, а на виході схеми встановиться напруга, яка відповідає рівню логічної одиниці.

Рис. 1.2. Базова схема елемента "І–НІ" ТТЛ схеми з резистором в колекторі вихідного транзистора (а) і її умовне позначення (б).

Для збільшення логічних можливостей ТТЛ-схем до виводів від точок 1 і 2 інвертора під'єднується логічний розширювач (рис.1.3,а); при цьому реалізується логічна функція "І-АБО-НI”:                         a)                                                       б) Рис.1.3. Логічний розширювач (а) і умовне графічне позначення логічної схеми “І – АБО – НІ” (б). Поняття додатньої і від'ємної логіки. В додатній логіці лог. " 1" відповідає високий рівень цифрового сигналу, лог. "О" - низький рівень. Тому один і той самий елемент наприклад мікросхеми К155ЛАЗ відповідає двом логічним функціям, в нашому прикладі це функція "І-НГ для додатньої логіки і - "АБО-НI для від'ємної логіки. Основні електричні параметри базових логічних елементів (ЛЕ) визначають характеристики практично всіх мікросхем, що входять до конкретної серії, і визначають можливість сумісної роботи мікросхем різних серій в складі апаратури. До таких параметрів відносяться:                    - швидкодія;                    - споживна потужність (Р_СП);                    - завадостійкість (U_зв);                    - коефіцієнт розгалуження по виходу (навантажувальна здатність) (К_РОЗ);                    - коефіцієнт об'єднання по входу (Ко_Б). Швидкодія визначається динамічними параметрами цифрових мікросхем, до яких відносяться:                    - t ^0,1 – час переходу їз стану низького рівня в стан високого рівня;                    - t ^1,0_ЗТР – час затримки розповсюдження при включенні;                    - t ^1,0_ЗТ – час затримки включення;                    - t ^0,1 _ЗТ – час затримки виключення;                    - t ^0,1_ЗТР – час затримки розповсюдження сигналу при виключенні;                    - t_ЗТРСР – середній час затримки розповсюдження сигналу;                    - t_і – тривалість імпульсу;                    - Fр - робоча частота.

Середній час затримки розповсюдження t _ЗТРСР = 0,5 (t^1,0_ЗТР + t^0,1_ЗТР ) є усередненим параметром швидкодії, що використовується при розрахунку часових характеристик послідовно включених цифрових мікросхем. В довідникових даних найбільш часто приводяться наступні динамічні параметри цифрових мікросхем: t^1,0_зт, t^0,1_зт, t^1,0_зтр, t^0,1_зтр. На рис.1.4. показані рівні відліків, відносно яких визначаються вказані динамічні параметри. Рис.1.4. Рівні відліків цифрового сигналу, відносно шасе визначаються динамічні параметри цифрових мікросхем.

Потенціальні логічні елементи при роботі в складі цифрового пристрою можуть знаходитись в статичному режимі (в стані "0" або "1") чи в динамічному режимі (перехідний процес). В залежності від виду технології, по якій виконано ЛЕ, потужність, споживана від джерела живлення, різна для кожного стану. Одні елементи споживають більшу потужність в статичному режимі, яка лише незначно збільшиться в момент перемикання, другі навпаки, характеризуються значним зростанням споживаного струму під час перемикання.

Середня споживана потужність логічних елементів в статичному режимі :

Рспср=0,5 (Р⁰ сп+Р¹ сп),

де Р°_сп – потужність споживана мікросхемою при вихідному стані

Р¹ _сп – потужність споживана мікросхемою при вихідному- стані "1".

ЛЕ із зростаючим споживанням в динамічному режимі крім статичної середньої потужності характеризуються потужністю, споживаною на максимальній частоті перемикання. Прикладом таких мікросхем є мікросхеми КМОП, які споживають мікроамперні струми живлення, коли нема перемикаючих сигналів.

Допустима границя статичної завадостійкості ЛЕ обмежує рівень вхідної напруги, яка ще не викликає випадкового спрацювання.

В статичному режимі розрізняють статичну завадостійкість по низькому U⁰_ЗВ і високому U¹_ЗВ рівнях. Значення U⁰_ЗВ і U¹_ЗВ визначать з допомогою перехідних характеристик. Параметр U¹_ЗВ визначається, як різниця мінімальної напруги високого рівня U¹_ВХmin і напруги в точці перегину верхньої кривої. Параметр U⁰_ЗВ визначається як різниця напруг в точці перегину нижньої кривої і максимальної напруги низького рівня U⁰_ВXmax.

Для більш повної оцінки завадостійкості схеми одночасно з статичною необхідно враховувати динамічну завадостійкість. Завадостійкість в динамічному режимі залежить від тривалості, амплітуди і форми сигналу завади, а також від запасу статичної завадостійкості і швидкості перемикання ЛЕ.

Коефіцієнт розгалуження по виходу К_Роз (навантажувальна здатність) визначає число входів аналогічних елементів, які можуть бути без порушення працездатності під'єднані до виходу попереднього ЛЕ. При збільшенні навантажувальної здатності розширяються можливості застосування цифрових мікросхем і зменшується число корпусів мікросхем в пристрої. Але при цьому погіршуються деякі параметри цифрових інтегральних схем: знижується швидкодія і завадостійкість та зростає споживана потужність.

Коефіцієнт об'єднання по входу К_об визначає максимальне число входів цифрових мікросхем. Розрізняють коефіцієнти об'єднання по входу І К_обІ та по входу АБО К_обАБО. Для збільшення числа входів в окремих ЛЕ, які входять в серію, передбачають спеціальні входи для організації схеми розширення (точніше, нарощування числа входів), При цьому в серію цифрових мікросхем вводиться схема розширювача.

Рис. 1.5. функціональна схема мікросхеми К155ЛАЗ.

Технічні характеристики мікросхеми К155ЛАЗ.

Uж = +5V ± 5% k_роз = k_Об = 10

I⁰_Вих = 16mA U⁰_Вих = 0,4 V

I¹_Вих = -0,8mA U¹_Вих = 2,4 V

I⁰_Вх = -1,6mA U⁰_Вх = 2 Vmin

I¹_Вх = 40µA U¹_Вх = 0,8 Vmax

I^1,0_Зат = 15ns t^0,1_Зат = 22 ns

Порядок виконання роботи

1. Робота проводиться на платі 1 з технологічними картами Рис. 1.6 - 1.14. На цих картах зображені принципові схеми досліджуваних пристроїв у вигляді сполук логічних елементів, виконуваних певні функції λ.

2. Маніпулюючи перемикачами SA1 - SA5, скласти таблиці істинності досліджуваних пристроїв, визначити логічну функцію і записати її через операції І, АБО, НЕ.

3. У ході лабораторної роботи досліджуються елементи І, АБО, І-НІ, АБО-НЕ, виключаюче АБО, виключаюче АБО-НЕ, трьох-розрядний пристрій перевірки парності, пристрій порівняння двох двох-розрядних чисел і двійковий однорозрядних суматор.

4. Робота виконується в системі Electronics Workbench.

5. Логічні елементи та пристрої досліджуються при подачі на їх входи логічних сигналів (0 або 1) від ключів SA1 - SA4. Дослідження проводиться при включеній схемою. Рівень сигналу, що подається від відповідного ключа, визначається по положенню рухомого контакту (вгорі - 1, внизу - 0), рівень вихідного сигналу - за світінням індикаторів HL1 і HL2. Необхідно провести дослідження дев'яти пристроїв. Досліджувані схеми зображені на малюнках 1.6 - 1.14.

6. Включити схему. Маніпулюючи ключами SA1 - SA4 за допомогою клавіш «1» - «4» клавіатури, заповнити таблиці істинності досліджуваних пристроїв (див. Таблиці 1.1 - 1.4), визначити логічну функцію і записати її через операції І, АБО, НЕ.

Рис. 1.6. Схема для дослідження елемента І	Рис. 1.7. Схема для дослідження елемента АБО
Рис. 1.8. Схема для дослідження елемента І-НЕ	Рис. 1.9. Схема для дослідження елемента АБО-НЕ

Рис. 1.10. Схема для дослідження елемента виключаюче АБО	Рис. 1.11. Схема для дослідження елемента виключаюче АБО-НЕ
Рис. 1.12. Схема для дослідження трехразрядного пристрою перевірки на парність	Рис. 1.13. Схема для дослідження пристрою порівняння двох двухразрядного чисел
Рис. 1.14. Схема для дослідження двійкового одноразрядного суматора

Таблиця 1.1

Таблиця істинності пристроїв, зображених на рис. 1.6 - 1.11.

Вхідні сигнали.		Вихідні сигнали.
SA2	SA1	HL1
0	0
0	1
1	0
1	1

Таблиця 1.2

Таблиця істинності пристрою перевірки на парність

Вхідні сигнали.			Вихідні сигнали.
SA3	SA2	SA1	HL1
0	0	0
0	0	1
0	1	0
0	1	1
1	0	0
1	0	1
1	1	0
1	1	1

Таблиця 1.3

Таблиця істинності пристрою порівняння двох двухразрядного чисел

Вхідні сигнали.				Вихідні сигнали.
SA4	SA3	SA2	SA1	HL1
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0
1	0	0	1
1	0	1	0
1	0	1	1
1	1	0	0
1	1	0	1
1	1	1	0
1	1	1	1

Таблиця 1.4

Таблиця істинності двійкового одноразрядного суматора

Вхідні сигнали.		Вихідні сигнали.
SA2	SA1	HL1	HL2
0	0
0	1
1	0
1	1

Контрольні питання

1. Вивчити основи алгебри логіки. Виписати основні логічні функції двох змінних і основні закони алгебри логіки.

2. Вивчити основні характеристики логічних елементів і дати їх класифікацію.

3. Принцип роботи і елементна база ТТЛ, ТТЛШ-логічних елементів.

4. Принцип роботи і елементна база ЕСЛ-логічних елементів.

5. Принцип роботи і елементна база КМОП-логічних елементів.

6. Мінімізація логічних функцій за допомогою карт Карно.

7. Пояснити роботу пристроїв рівнозначності і неравнозначности.