13.2.2.2. Порт ввода/вывода
Порт РО предназначен для ввода/вывода 8-и разрядной двоичной информации. Прием/выдача информации из порта может производиться как на внешнюю линию L, так и на внутреннюю шину Н в зависимости от команды, принятой портом.
Порт состоит из восьми идентичных устройств, обеспечивающих прием,
выдачу и хранение одного разряда информации. Каждое из таких устройств имеет свой внешний вывод, а внутри микросхемы подсоединяется к соответствующему проводу внутренней шины. Один из вариантов построения устройства передачи и хранения одного разряда порта приведен на рис. 13.20.
Основой порта являются элементы хранения, в качестве которых используются триггерные схемы. В состав порта входят так же логические элементы И, НЕ.
+
IN H
&3
IN L L
S T1
C
R
S T2
C
R
VT
&1
&4
xi
yi
H
C
OUT H R
&2
1
1
С О
OUT L
Р
ис.
13.20. Устройство передачи, хранения одного
разряда информации порта РО: & -
схема И; - схема НЕ; Т – триггер
Триггер Т1 – сохраняет информацию, поступающую в порт с внешней линии L или внутренней шины H.
Триггер т2 – принимает информацию, подлежащую выдаче на линию l, и сохраняет ее на этой линии.
Триггеры Т1 и Т2 – это синхронизируемые RS–триггеры. Они представляют собой устройство, имеющее два информационных входа (R и S) и один синхронизирующий вход С. Изменение состояния триггера при наличии на входах информационных сигналов может произойти только в момент подачи на вход синхронизации соответствующих разрешающих сигналов (синхросигналов).
Объединение R-входов триггеров образует О-шину (шина установка нуля), а объединение С-входов – С-шину (шина синхронизации). Для установки порта в состояние «0» необходимо подать одновременно сигналы «1» по шине О и шине С.
Транзистор VT и схема НЕ - это интерфейс внешней линии L. Интерфейс согласует уровни логических «1» и «0» внешней шины с уровнями «1» и «0» шины Н (высокому потенциалу на линии L соответствует «0», а низкому – «1», на внутренней шине уровни логических элементов обратны).
Логические элементы & обеспечивают выполнение микроопераций (М/О), осуществляемых портом. К таким операциям относят: OUT L, OUT H означающих выдачу информации с шины L или шины H соответственно; IN L, IN H – прием информации на шину L или H.
Выполнение М/О OUT H заключается в следующем. Принимаемый символ xi (логическая «1» или «0») устанавливается на шине Н и поступает на схему &1. До его установки триггер Т1 устанавливается в состояние «0». По команде OUT H одновременно подаются сигналы «1» на второй вход схемы &1 и С-вход триггера Т1. Если хi=1, то Т1 устанавливается в единичное состояние, если хi=0 состояние триггера Т1 не изменяется. Аналогично выполняется М/О OUT L.
При выполнении М/О IN L одновременно подаются сигналы «1» по шине С и на второй вход схемы &4. При этом сигнал с прямого выхода Т1 поступает на S-вход триггера Т2 и устанавливает его в состояние, соответствующее прямому выходу Т1. Если на прямом выходе Т2 оказывается yi=0, то транзистор VT оказывается в закрытом состоянии, и потенциал на его коллекторе высокий. Если yi=1, транзистор переходит в насыщенное состояние, и потенциал на его коллекторе становится низким.