7. Floating Point Execution Units

Блок вещественной арифметики содержит три независимых исполнительных устройства : FSTORE, FADD и FMUL. Все три устройства полностью конвейеризованы и выполняют инструкции out-of-order. Кроме того блоки FADD и FMUL также отвечают за выполнение MMX и 3DNow! команд.

Поскольку ICU не выполняет переименования регистров для floating point MOp (FP MOp), для выполнения этих операций требуются 4 дополнительные стадии конвейера:

1. Переименование стэковых регистров.

2. Переименование обычных регистров.

3. Планировка команды на соответствующее исполнительное устройство.

4. Подстановка аргументов и отправка на выполнение.

В отличие от IEU, исполнительные устройства FPEU не симметричны и имеют разные и переменные латентности, что дополнительно осложняет этап планировки FP MOp - порядок выполнения инструкций имеет больше влияние на производительность чем в случае IEU. Для решения этой проблемы в K7 используется более широкое 36 битное reordering window.

8. Load/Store Unit (lsu)

Load/Store Unit (LSU) обеспечивает выполнение команд на чтение/запись данных из/в кэш. LSU представляет собой очередь вмещающую до 44 запросов вместе с соответствующими данными. Причины такого большого размера очереди заключаются в следующем:

• Команды STORE ждут в очереди пока ICU не даст сигнал что их исполнение ничего не испортит.

• Команды LOAD выполняются в порядке наиболее способствующем продвижению конвейера, поэтому чем больше тем лучше.

Команды LOAD имеют более высокий приоритет, так что обычно команды STORE откладываются пока кэш занят. Приоритет может быть изменён для завершения команды ICU, но в большинстве случаев это не требуется.

Кэш является не блокирующим, так что в случае промаха кэша, во время обращения к памяти другие команды продолжают выполнение.

• При отправке в планировщик команды STORE, ICU также отправляет запрос на сохранение вместе с соответствующими данными в очередь Load/Store Unit. После того как AGU генерирует эффективный адрес, он перенаправляется к этому запросу лежащему в очереди. Если в момент отправки запроса в очередь данные не были готовы, LSU заберёт их с шины результатов IEU, когда они станут доступны.

• При выполнение команды LOAD, AGU помещает запрос в очередь LSU. После выполнения запроса, LSU помещает соответствующие данные на шину результата.

II. Модельный ряд

1. Первое поколение - Athlon Classic

Первый x86 процессор 7-го поколения.

Выпускался в формате картриджа, содержащего процессор и кэш L2 и предназначенный для установки в 242-контактный щелевой разъём Slot A. Для упрощения производства материнских плат, разъём Slot A был сделан механически совместимым с Intel Slot 1, но развёрнутый на 180° для предотвращения установки в слот неправильного процессора, потому что электрически эти разъёмы были не совместимы.

Одним из главных ограничений этой модели было медленное развитие внешних микросхем кэша, не успевавшее за развитием процессоров. Производство микросхем кэша работающих на частотах выше 400 МГц было невероятно сложным и дорогим, что вынудило AMD использовать различные делители частоты кэша.

Изначально кэш L2 работал на половине частоты ядра (до 700 МГц при 350 МГц кэш), затем на 2/5 (до 850 МГц при 340 МГц кэш) или 1/3 (до 1 ГГц при 333 МГц кэш). Именно эта гонка за 1 ГГц между Intel и AMD проявила эту проблему, что привело к разработке кэша встроенного в процессор и отказу от внешних чипов кэша.

Ядра:

• Argon Первое ядро реализующее новую архитектуру

• Pluto Также известное как K75. Представлял собой ядро Argon, выполненное по 180-нм технологии, что позволило увеличить тактовую частоту до 1 ГГц. Однако, после 700 МГц, делитель скорости кэша начал уменьшаться, поэтому рост тактовой частоты не давал соответствующего роста производительности.

• Orion Вариант ядра Pluto, имевший тактовую частоту 1 ГГц, получил отдельное название - Orion.