- •3 Требование техники безопасности
- •Общая часть
- •1.1 Назначение и область применения разрабатываемого устройства
- •1.2 Описание работы структурной схемы разрабатываемого устройства
- •2 Специальная часть
- •2.1 Описание работы принципиальной схемы разрабатываемого устройства
- •2.3 Расчетная часть
- •2.3.1 Расчет потребляемой мощности
1.2 Описание работы структурной схемы разрабатываемого устройства
Структурная схема цифрового устройства, выполняющего арифметические операции состоит из:
- двух шифраторов;
- счетчика;
- трех комбинационно логических схем;
- трех сумматоров;
- регистра.
На вход шифратора 1 подается сигнал А в десятичной системе счисления. На выходе имеем сигнал А в двоичной системе счисления, т.е. А4, А3, А2, А1.
На вход счетчика подается сигнал В, на выходе имеем три сигнала В1, В2, В3 в двоичной системе счисления.
На вход комбинационно логической схемы 1 (КЛС1) поступают сигналы А1, А2, А3, А4 с выходов шифратора 1, и младший разряд числа В с выхода счетчика, сигнал В1. На выходе КЛС 1 имеем А1В1, А2В1, А3В1, А4В1. На вход комбинационно логической схемы 2 (КЛС2) поступают сигналы А1, А2, А3, А4 с выходов шифратора 1, и младший разряд числа В с выхода счетчика, сигнал В2. На выходе КЛС 2 имеем А1В2, А2В2, А3В2, А4В2. На вход комбинационно логической схемы 3 (КЛС3) поступают сигналы А1, А2, А3, А4 с выходов шифратора 1, и старший разряд числа В с выхода счетчика, сигнал В3. На выходе КЛС 3 имеем А1В3, А2В3, А3В3, А4В3.
На входы сумматора 1 подаются сигналы А2В1, А3В1, А4В1, А1В2, А1В2, А3,В2, А4В2 ; на входы сумматора 2 подаются сигналы А1В3, А2В3, А3В3, А4В3, S’’2, S’’3, S’’4.. На выходе сумматора 1 имеем сумму S’1, S’’2, S’’3, S’’4. На выходе сумматора 2- S’2, S’3, S’4, S’5. Произведение А1В1 сразу подаётся на сумматор 3. Так же на суммматор 3 подаются сигналы с выходов сумматоров 1 и 2, и сигнал с шифратора С преобразованный в двоичный код С1, С2, С3, С4. На выходе сумматора 3 имеем суммы S0, S1, S2, S3. На вход регистра подаются суммы S0, S1, S2, S3 в параллельном коде, регистр преобразует из параллельного кода в последовательный , на выходе имеем А*В+C.
2 Специальная часть
2.1 Описание работы принципиальной схемы разрабатываемого устройства
В качестве шифратора 1 выбрана микросхема К555ЛЕ1 (DD1-DD3). На шестую сигнальную линию подается 1 на остальные 0. На выходе микросхемы DD1.4 (вывод 11) и DD3.3 (вывод 11) - логический 0. На выходе DD2.3 (вывод 8) и DD3.2 (вывод 8) – логическая 1.
В качестве шифратора 2 выбрана микросхема К555ЛЛ1 (DD12-DD14). На девятую сигнальную линию подается 1 на остальные 0. На выходе микросхемы DD13.3 (вывод 10) и DD14.2 (вывод 4) - логический 0. На выходе DD12.4 (вывод 13) и DD14.3 (вывод 10) – логическая 1.
В качестве счетчика выбрана микросхема К555ИЕ2 (DD4). На вход 14 подается серия импульсов, на выходах 12 и 9 логический 0, на выход 8 логическая 1.
В качестве КЛС 1, 2 и 3 выбрана микросхема К555ЛИ1. На входы 1, 2, 5, 10, 12, 13 микросхемы (DD5) поступает логический 0, а входы 4, 9 логическая 1, на выходах 3, 6, 8 и 11 получаем логический 0. Микросхема (DD6) получает и выводит аналогичные сигналы микросхемы (DD5). На входы 1, 12 и 13 микросхемы (DD7) поступает логический 0, а на входы 2, 4, 5, 9 и 10 поступает логическая 1, на выходах 3 и 11 получаем логический 0, а на выходах 6 и 8 логическая 1.
В качестве сумматора выбрана микросхема К155ИМ2. На входы 2, 3, 13 и 14 логический 0, на выходе 1 и 12 получаем логический 0 (DD8). На входы 2, 3, 13 и 14 логический 0, а выходе 1 и 12 получаем логический 0 (DD9). На входы 2, 3 и 14 логический 0, на входе 13 логическая 1, на выходе 1 получаем логический 0, на выходе 12 логическая 1 (DD10). На входы 2, 13 и 14 логический 0, на вход 3 поступает логическая 1, на выходе 1 получаем логическую 1, на выходе 12 логический 0 (DD11). На входы 2, 13 и 14 логический 0, на входе 3 логическая 1, на выходе 1 логическая 1, на выходе 12 логический 0 (DD15). На входы 2 и 3 логический 0, на входе 13 и 14 логическая 1, на выходе 1 логический 0, на выходе 12 логический 0, на выходе перехода 10 логическая 1 (DD16). На входы 2, 3 и 13 логический 0, на входе 14 логическая 1. На входе 1 логический 1, на выходе 12 логическая 0 (DD17).
В качестве регистра выбрана микросхема КР555ИР10. На входе 3, 4, 5 и 10 логический 0. На входах 2 и 11 логическая 1. На выходе 13 имеем произведение числа А и В и сумму числа С т.е. 100001 т.е. в десятичной системе счисления 33. Не использованные вывода всех микросхем заземлены.
