Значення затримок в елементах
Елемент |
Величина затримки |
And |
11 мс |
Xor |
15 мс |
Or |
12 мс |
Інтегральні показники якості САУ.
Побудувати мультиплексор на чотири входи за допомогою програмованої логічної матриці.
Коефіцієнт природної освітленості (КПО).
БІЛЕТ № 23
Розробити поведінкову VHDL-модель цифрового пристрою, логічна структура якого представлена логічним виразом
Out= not In1 and (In2 xor In3)
Логічний вираз реалізувати за допомогою таблиці істинності.
Для розробленої VHDL-моделі цифрового пристрою створити випробувальний стенд за допомогою якого перевірити правильність роботи пристрою при всіх можливих комбінаціях його вхідних сигналів. Частоту надходження вхідних векторів у випробувальному стенді визначити на основі обчислення максимального часу обновлення сигналу на виході спроектованого пристрою. У відповідь включити VHDL-коди випробувального стенду, розробленого пристрою, а також результати проведеного модельного експерименту, представлені у вигляді часових діаграм для вхідних та вихідних сигналів пристрою.
Для розв’язання поставленої задачі слід використовувати середовище Active-HDL. В процесі роботи дозволяється використовувати засоби автоматичного генерування коду.
Значення затримок в елементах
Елемент |
Величина затримки |
And |
5 мс |
Xor |
7 мс |
Not |
2 мс |
Визначити показання приладів електромагнітної системи у колі при:
В;
.
Побудувати за допомогою JKC-тригерів схему дільника частоти з коефіцієнтом ділення N=7. Навести часову діаграму.
Чинники, що впливають на тяжкість ураження електричним струмом.
БІЛЕТ № 24
Розробити поведінкову VHDL-модель цифрового пристрою, логічна структура якого представлена логічним виразом
Out= In1 or not (In2 and In3)
Логічний вираз реалізувати за допомогою таблиці істинності.
Для розробленої VHDL-моделі цифрового пристрою створити випробувальний стенд за допомогою якого перевірити правильність роботи пристрою при всіх можливих комбінаціях його вхідних сигналів. Частоту надходження вхідних векторів у випробувальному стенді визначити на основі обчислення максимального часу обновлення сигналу на виході спроектованого пристрою. У відповідь включити VHDL-коди випробувального стенду, розробленого пристрою, а також результати проведеного модельного експерименту, представлені у вигляді часових діаграм для вхідних та вихідних сигналів пристрою.
Для розв’язання поставленої задачі слід використовувати середовище Active-HDL. В процесі роботи дозволяється використовувати засоби автоматичного генерування коду.
Значення затримок в елементах
Елемент |
Величина затримки |
And |
7 мс |
Or |
8 мс |
Not |
1 мс |
Синтез паралельних коригувальних устроїв слідкуючих САУ методом реалізації прямих БЛАЧХ.
З використанням мультиплексора розробити схему пристрою, що реалізує функцію
(2,3,7).
Місцеві електричні травми.
БІЛЕТ № 25
Розробити поведінкову VHDL-модель цифрового пристрою, логічна структура якого представлена логічним виразом
Out= not (A and B) or (A and not C)
Логічний вираз реалізувати за допомогою таблиці істинності.
Для розробленої VHDL-моделі цифрового пристрою створити випробувальний стенд за допомогою якого перевірити правильність роботи пристрою при всіх можливих комбінаціях його вхідних сигналів. Частоту надходження вхідних векторів у випробувальному стенді визначити на основі обчислення максимального часу обновлення сигналу на виході спроектованого пристрою. У відповідь включити VHDL-коди випробувального стенду, розробленого пристрою, а також результати проведеного модельного експерименту, представлені у вигляді часових діаграм для вхідних та вихідних сигналів пристрою.
Для розв’язання поставленої задачі слід використовувати середовище Active-HDL. В процесі роботи дозволяється використовувати засоби автоматичного генерування коду.