НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ КОРАБЛЕБУДУВАННЯ ім. адмірала Макарова

Інститут автоматики та електротехніки

Кафедра комп’ютеризованих систем управління

ДЕРЖАВНИЙ ЕКЗАМЕН

на освітньо-кваліфікаційний рівень «бакалавр»

за напрямом підготовки 6.050201 Системна інженерія

БІЛЕТ № 1

1. Розробити поведінкову VHDL-модель цифрового пристрою, логічна структура якого наводиться на рисунку. Кожен з логічних елементів, що застосовуються в схемі, слід реалізовувати у вигляді окремого об’єкта (entity) з урахуванням затримок часу при спрацюванні елементів, величини яких для кожного з типів логічних елементів задано в таблиці. Формування VHDL-моделі головного пристрою з структурних компонентів слід здійснювати за допомогою механізму компонентів та конфігурацій.

Для розробленої VHDL-моделі цифрового пристрою створити випробувальний стенд за допомогою якого перевірити правильність роботи пристрою при всіх можливих комбінаціях його вхідних сигналів. Частоту надходження вхідних векторів у випробувальному стенді визначити на основі обчислення максимального часу обновлення сигналу на виході спроектованого пристрою. У відповідь включити VHDL-коди випробувального стенду, розробленого пристрою та його компонентів, а також результати проведеного модельного експерименту, представлені у вигляді часових діаграм для вхідних, та вихідних сигналів пристрою.

Для розв’язання поставленої задачі слід використовувати середовище Active-HDL. В процесі роботи дозволяється використовувати засоби автоматичного генерування коду.

Логічна схема пристрою

Значення затримок в елементах Елемент Величина затримки Затримка наростання, нс Затримка спаду, нс AND 3 5 OR 4 6 XOR 4 5 NOT 1 2

2. В коло електродвигуна Д з лінійною напругою 380 В включені два однакових ватметри W₁ й W₂, показання яких 398 Вт й 2670 Вт. Визначити активний та реактивний опори кожної фази еквівалентної двигуну зірки.

3. Розробити програму, що генерує на виводах мікроконтролера два сигнали прямокутної форми. Тактова частота мікроконтролера дорівнює 16 МГц. Перший сигнал має частоту 200 Гц (вивід RA3). Другий сигнал має частоту 30 Гц (вивід RA0).

4. Системи і види освітлення.

БІЛЕТ № 2

1. Розробити поведінкову VHDL-модель зсувного регістра, число розрядів якого задається при включенні в складний об’єкт. Затримка часу при спрацюванні регістра складає 60 нс.

Для розробленої VHDL-моделі зсувного регістра на основі компонентів та конфігурацій створити випробувальний стенд, за допомогою якого перевірити правильність роботи пристрою при всіх можливих комбінаціях його вхідних сигналів. До відповіді включити VHDL-коди випробувального стенду та розробленого регістра, а також результати проведеного модельного експерименту, представлені у вигляді часових діаграм для вхідних та вихідних сигналів пристрою.

Для розв’язання поставленої задачі слід використовувати середовище Active-HDL. В процесі роботи дозволяється використовувати засоби автоматичного генерування коду

У колі . Визначити показання приладів.

3. Транзисторний ключ за схемою з загальним емітером має параметри: ; мкА;  В;  В. В якості навантаження використовується опір в колі колектору кОм. Транзистор має бути насичений при  В. При транзистор знаходиться у режимі відсічки. Розрахувати опір на вході транзисторного ключа та опір зміщення.

4. Електричні травми та їх види.

БІЛЕТ № 3

1. Розробити поведінкову VHDL-модель цифрового пристрою, логічна структура якого наводиться на рисунку. Кожен з логічних елементів, що застосовуються в схемі, слід реалізовувати у вигляді окремого об’єкта (entity) з урахуванням затримок часу при спрацюванні елементів, величини яких для кожного з типів логічних елементів задано в таблиці. Формування VHDL-моделі головного пристрою з структурних компонентів слід здійснювати за допомогою механізму компонентів та конфігурацій.

Для розробленої VHDL-моделі цифрового пристрою створити випробувальний стенд за допомогою якого перевірити правильність роботи пристрою при всіх можливих комбінаціях його вхідних сигналів. Частоту надходження вхідних векторів у випробувальному стенді визначити на основі обчислення максимального часу обновлення сигналу на виході спроектованого пристрою. У відповідь включити VHDL-коди випробувального стенду, розробленого пристрою та його компонентів, а також результати проведеного модельного експерименту, представлені у вигляді часових діаграм для вхідних, та вихідних сигналів пристрою.

Для розв’язання поставленої задачі слід використовувати середовище Active-HDL. В процесі роботи дозволяється використовувати засоби автоматичного генерування коду.

Логічна схема пристрою

Значення затримок в елементах Елемент Величина затримки Затримка наростання, нс Затримка спаду, нс AND 4 6 OR 2 5 XOR 2 5 NOT 1 2

2. Побудова ЛАЧХ та ЛФЧХ розімкнутих САУ за видом передаточної функції (пряма задача).

2. Розробити програму, що генерує сигнал на виводах RA0, RA1, RA2 трифазну послідовність з частотою 25 Гц. Тактова частота мікроконтролера дорівнює 8 МГц.

2. Лампи розжарювання.

БІЛЕТ № 4

1. Розробити поведінкову VHDL-модель 5-розрядного лічильника, що спрацьовує по спаду імпульсу, з виходом типу integer та входом скидання лічильника. Затримка часу при спрацюванні лічильника складає 40 нс. Всі вхідні імпульси з довжиною меншою за 40 нс лічильником не сприймаються.

Для розробленої VHDL-моделі лічильника на основі компонентів та конфігурацій створити випробувальний стенд, за допомогою якого перевірити правильність роботи пристрою при всіх можливих комбінаціях його вхідних сигналів, при скиданні лічильника та при переповненні лічильника. До відповіді включити VHDL-коди випробувального стенду та розробленого лічильника, а також результати проведеного модельного експерименту, представлені у вигляді часових діаграм для вхідних та вихідних сигналів пристрою.

Для розв’язання поставленої задачі слід використовувати середовище Active-HDL. В процесі роботи дозволяється використовувати засоби автоматичного генерування коду.

2. При якому значенні Х₂ в колі наступить резонанс струмів? Які при цьому будуть струми İ₁, İ₂, İ ? Побудувати топографічну діаграму.

Параметри кола:

3. Побудувати дешифратор, що перетворює трьохрозрядний двійковий код в унітарний 8-розрядний за допомогою програмованої логічної матриці.

4. Причини ураження електричним струмом.

БІЛЕТ № 5

1. Розробити поведінкову VHDL-модель цифрового пристрою, логічна структура якого наводиться на рисунку. Кожен з логічних елементів, що застосовуються в схемі, слід реалізовувати у вигляді окремого об’єкта (entity) з урахуванням затримок часу при спрацюванні елементів, величини яких для кожного з типів логічних елементів задано в таблиці. Формування VHDL-моделі головного пристрою з структурних компонентів слід здійснювати за допомогою механізму компонентів та конфігурацій.

Для розробленої VHDL-моделі цифрового пристрою створити випробувальний стенд за допомогою якого перевірити правильність роботи пристрою при всіх можливих комбінаціях його вхідних сигналів. Частоту надходження вхідних векторів у випробувальному стенді визначити на основі обчислення максимального часу обновлення сигналу на виході спроектованого пристрою. У відповідь включити VHDL-коди випробувального стенду, розробленого пристрою та його компонентів, а також результати проведеного модельного експерименту, представлені у вигляді часових діаграм для вхідних, та вихідних сигналів пристрою.

Для розв’язання поставленої задачі слід використовувати середовище Active-HDL. В процесі роботи дозволяється використовувати засоби автоматичного генерування коду.

Логічна схема пристрою

Значення затримок в елементах Елемент Величина затримки Затримка наростання, нс Затримка спаду, нс AND 3 5 OR 4 6 XOR 4 6 NOT 1 2

2. Стійкість САУ. Умови стійкості САУ.

3. Розробити програму, що змінює стан світлодіодної лінійки. Перший режим реалізує зсув початкової послідовності (10001000) вправо. Другий режим реалізує зсув початкової послідовності (00110011) вліво. Тактова частота мікроконтролера дорівнює 8 МГц. Частота зміни станів дорівнює 1 Гц, а частота зміни режимів – 0,25 Гц.

4. Газорозрядні лампи.

БІЛЕТ № 6

1. Розробити поведінкову VHDL-модель 4-розрядного суматора з бітом переповнення, входи і вихід якого мають тип integer. Затримка часу при спрацюванні суматора складає 30 нс. Всі вхідні імпульси з довжиною меншою за 30 нс суматором не сприймаються.

Для розробленої VHDL-моделі суматора на основі компонентів та конфігурацій створити випробувальний стенд, за допомогою якого перевірити правильність роботи пристрою при всіх можливих комбінаціях його вхідних сигналів. До відповіді включити VHDL-коди випробувального стенду та розробленого суматора, а також результати проведеного модельного експерименту, представлені у вигляді часових діаграм для вхідних та вихідних сигналів пристрою.

Для розв’язання поставленої задачі слід використовувати середовище Active-HDL. В процесі роботи дозволяється використовувати засоби автоматичного генерування коду.

2. На рисунку представлена схема кола, яка зустрічається в релейному захисті (фільтр реле зворотної послідовності).

Параметри елементів кола наступні: ; ; ; ; . Напруги , причому напруга відстає від напруги на . Визначити напругу (напругу на затискачах реле).

3. Провести синтез RS-тригера та побудувати його схему.

4. Основні електрозахисні засоби для роботи в електроустановках.

БІЛЕТ № 7

1. Розробити поведінкову VHDL-модель цифрового пристрою, логічна структура якого наводиться на рисунку. Кожен з логічних елементів, що застосовуються в схемі, слід реалізовувати у вигляді окремого об’єкта (entity) з урахуванням затримок часу при спрацюванні елементів, величини яких для кожного з типів логічних елементів задано в таблиці. Формування VHDL-моделі головного пристрою з структурних компонентів слід здійснювати за допомогою механізму компонентів та конфігурацій.

Для розробленої VHDL-моделі цифрового пристрою створити випробувальний стенд за допомогою якого перевірити правильність роботи пристрою при всіх можливих комбінаціях його вхідних сигналів. Частоту надходження вхідних векторів у випробувальному стенді визначити на основі обчислення максимального часу обновлення сигналу на виході спроектованого пристрою. У відповідь включити VHDL-коди випробувального стенду, розробленого пристрою та його компонентів, а також результати проведеного модельного експерименту, представлені у вигляді часових діаграм для вхідних, та вихідних сигналів пристрою.

Для розв’язання поставленої задачі слід використовувати середовище Active-HDL. В процесі роботи дозволяється використовувати засоби автоматичного генерування коду.

Логічна схема пристрою

Значення затримок в елементах Елемент Величина затримки Затримка наростання, нс Затримка спаду, нс AND 4 6 OR 3 5 XOR 3 4 NOT 2 3

2. Алгебраїчні критерії стійкості.

3. Розробити програму, що реалізує відображення інформації на чотирьох семисегментних світлодіодних індикаторах. За адресою 20h-23h зберігаються данні в двійково-десятковому коді (молодший полубайт), за адресою 30h-39h – таблиця перекодування. Частота оновлення індикаторів складає 25 Гц, тактова частота мікроконтролера – 16 МГц.

3. Світильники.

БІЛЕТ № 8

1. Розробити поведінкову VHDL-модель 4-розрядного дешифратора. Затримка часу при спрацюванні дешифратора складає 10 нс. Всі вхідні імпульси з довжиною меншою за 10 нс дешифратором не сприймаються.

Для розробленої VHDL-моделі дешифратора на основі компонентів та конфігурацій створити випробувальний стенд, за допомогою якого перевірити правильність роботи пристрою при всіх можливих комбінаціях його вхідних сигналів. До відповіді включити VHDL-коди випробувального стенду та розробленого дешифратора, а також результати проведеного модельного експерименту, представлені у вигляді часових діаграм для вхідних та вихідних сигналів пристрою.

Для розв’язання поставленої задачі слід використовувати середовище Active-HDL. В процесі роботи дозволяється використовувати засоби автоматичного генерування коду.

2. Опори елементів схеми мають наступні значення:

; ; ; ; .

Визначити потужність, що витрачається в опорі R, якщо напруга, підведена до кола, дорівнює 100 В.

3. Розробити програму, що реалізує опитування 16 ключів (матрична клавіатура). Номер останнього замкнутого ключа необхідно зберегти в пам’яті за адресою 20h. Якщо замкнуто декілька ключів, то необхідно зберегти признак помилки (EEh). Частота опитування ключів – 20 Гц. Тактова частота мікроконтролера дорівнює 8 МГц.

3. Класифікація приміщень за небезпекою ураження електричним струмом.

БІЛЕТ № 9

1. Розробити поведінкову VHDL-модель цифрового пристрою, логічна структура якого наводиться на рисунку. Кожен з логічних елементів, що застосовуються в схемі, слід реалізовувати у вигляді окремого об’єкта (entity) з урахуванням затримок часу при спрацюванні елементів, величини яких для кожного з типів логічних елементів задано в таблиці. Формування VHDL-моделі головного пристрою з структурних компонентів слід здійснювати за допомогою механізму компонентів та конфігурацій.

Для розробленої VHDL-моделі цифрового пристрою створити випробувальний стенд за допомогою якого перевірити правильність роботи пристрою при всіх можливих комбінаціях його вхідних сигналів. Частоту надходження вхідних векторів у випробувальному стенді визначити на основі обчислення максимального часу обновлення сигналу на виході спроектованого пристрою. У відповідь включити VHDL-коди випробувального стенду, розробленого пристрою та його компонентів, а також результати проведеного модельного експерименту, представлені у вигляді часових діаграм для вхідних, та вихідних сигналів пристрою.

Для розв’язання поставленої задачі слід використовувати середовище Active-HDL. В процесі роботи дозволяється використовувати засоби автоматичного генерування коду.

Логічна схема пристрою

Значення затримок в елементах Елемент Величина затримки Затримка наростання, нс Затримка спаду, нс AND 3 4 OR 3 4 XOR 4 5 NOT 1 2

2. Запаси стійкості САУ.

3. Побудувати за допомогою JKC-тригерів схему дільника частоти з коефіцієнтом ділення N=11. Навести часову діаграму.

3. Нормування природного освітлення.

БІЛЕТ № 10

1. Розробити поведінкову VHDL-модель цифрового пристрою, логічна структура якого наводиться на рисунку. Кожен з логічних елементів, що застосовуються в схемі, слід реалізовувати у вигляді окремого об’єкта (entity) з урахуванням затримок часу при спрацюванні елементів, величини яких для кожного з типів логічних елементів задано в таблиці. Формування VHDL-моделі головного пристрою з структурних компонентів слід здійснювати за допомогою механізму компонентів та конфігурацій.

Для розробленої VHDL-моделі цифрового пристрою створити випробувальний стенд за допомогою якого перевірити правильність роботи пристрою при всіх можливих комбінаціях його вхідних сигналів. Частоту надходження вхідних векторів у випробувальному стенді визначити на основі обчислення максимального часу обновлення сигналу на виході спроектованого пристрою. У відповідь включити VHDL-коди випробувального стенду, розробленого пристрою та його компонентів, а також результати проведеного модельного експерименту, представлені у вигляді часових діаграм для вхідних, та вихідних сигналів пристрою.

Для розв’язання поставленої задачі слід використовувати середовище Active-HDL. В процесі роботи дозволяється використовувати засоби автоматичного генерування коду.

Логічна схема пристрою

Значення затримок в елементах Елемент Величина затримки Затримка наростання, нс Затримка спаду, нс AND 4 6 OR 3 6 XOR 3 5 NOT 2 3

2. Дві котушки з’єднані послідовно і підключені до джерела синусоїдальної напруги . При зустрічному включенні котушок струм в колі дорівнює 2 А, а споживана потужність 120 Вт. При узгодженому включенні струм в колі 1,2 А. Визначити взаємну індуктивність котушок.

2. Розробити програму, що реалізує передачу даних за допомогою UART. Необхідно передати в асинхронному режимі пакет даних з 32 байт зі швидкістю 19200 бод. Адреса початку пакета – 30h. Тактова частота мікроконтролера дорівнює 16 МГц.

2. Захисне заземлення.

БІЛЕТ № 11

1. Розробити поведінкову VHDL-модель мультиплексора на 16 виходів. Затримка часу при переключенні мультиплексора складає 20 нс. Всі імпульси переключення з довжиною меншою за 20 нс мультиплексором не сприймаються.

Для розробленої VHDL-моделі мультиплексора на основі компонентів та конфігурацій створити випробувальний стенд, за допомогою якого перевірити правильність роботи пристрою при всіх можливих комбінаціях сигналів управління переключенням. До відповіді включити VHDL-коди випробувального стенду та розробленого дешифратора, а також результати проведеного модельного експерименту, представлені у вигляді часових діаграм для вхідних та вихідних сигналів пристрою.

Для розв’язання поставленої задачі слід використовувати середовище Active-HDL. В процесі роботи дозволяється використовувати засоби автоматичного генерування коду.

Знайти величину ємності С, якщо при кутовій частоті має місце резонанс напруг?

3. Побудувати за допомогою JKC-тригерів схему дільника частоти з коефіцієнтом ділення N=13. Навести часову діаграму.

3. Заземлюючі пристрої.

БІЛЕТ № 12

1. Розробити поведінкову VHDL-модель цифрового пристрою, логічна структура якого наводиться на рисунку. Кожен з логічних елементів, що застосовуються в схемі, слід реалізовувати у вигляді окремого об’єкта (entity) з урахуванням затримок часу при спрацюванні елементів, величини яких для кожного з типів логічних елементів задано в таблиці. Формування VHDL-моделі головного пристрою з структурних компонентів слід здійснювати за допомогою механізму компонентів та конфігурацій.

Для розробленої VHDL-моделі цифрового пристрою створити випробувальний стенд за допомогою якого перевірити правильність роботи пристрою при всіх можливих комбінаціях його вхідних сигналів. Частоту надходження вхідних векторів у випробувальному стенді визначити на основі обчислення максимального часу обновлення сигналу на виході спроектованого пристрою. У відповідь включити VHDL-коди випробувального стенду, розробленого пристрою та його компонентів, а також результати проведеного модельного експерименту, представлені у вигляді часових діаграм для вхідних, та вихідних сигналів пристрою.

Для розв’язання поставленої задачі слід використовувати середовище Active-HDL. В процесі роботи дозволяється використовувати засоби автоматичного генерування коду.

Логічна схема пристрою

Значення затримок в елементах Елемент Величина затримки Затримка наростання, нс Затримка спаду, нс AND 4 6 OR 3 5 XOR 3 6 NOT 2 3

2. Загальна характеристика та методи побудови бажаних ЛАЧХ.

3. Розробити програму, що реалізує одержання даних за допомогою UART. Необхідно одержати в асинхронному режимі пакет даних з 64 байт зі швидкістю 9600 бод. Пакет необхідно розмістити в пам’яті, починаючи з адреси 20h. Тактова частота мікроконтролера дорівнює 16 МГц.

4. Нормування штучного освітлення.

БІЛЕТ № 13

1. Розробити поведінкову VHDL-модель паралельного 16-розрядного регістра. Інтерфейс регістра містить 16-розрядні вхід та вихід даних, а також однорозрядні входи дозволу на запис, дозволу на зчитування та вхід скидання регістра (активізуються по спаду сигналу). Якщо вхід дозволу на зчитування неактивний, то регістр повинен утримувати на всіх розрядах вихідного сигналу високий імпеданс z.

Для розробленої VHDL-моделі регістра на основі компонентів та конфігурацій створити випробувальний стенд, за допомогою якого перевірити правильність роботи пристрою у всіх можливих режимах роботи – запис, зчитування, утримування значення та скидання. До відповіді включити VHDL-коди випробувального стенду та розробленого регістра, а також результати проведеного модельного експерименту, представлені у вигляді часових діаграм для вхідних та вихідних сигналів пристрою.

Для розв’язання поставленої задачі слід використовувати середовище Active-HDL. В процесі роботи дозволяється використовувати засоби автоматичного генерування коду.

2. Параметри кола:

При якому значенні Х₂ в колі наступить резонанс струмів? Які при цьому будуть струми I₁, I₂, I? Побудувати топографічну діаграму.

3. Розробити схему одновібратора з тривалістю імпульсу 10 мс.

3. Метода розрахунку штучного освітлення.

БІЛЕТ № 14

1. Розробити поведінкову VHDL-модель паралельного 4-розрядного компаратора. Затримка часу при спрацюванні компаратора складає 25 нс. Всі вхідні імпульси з довжиною меншою за 25 нс компаратором не сприймаються.

Для розробленої VHDL-моделі компаратора на основі компонентів та конфігурацій створити випробувальний стенд, за допомогою якого перевірити правильність роботи пристрою при всіх можливих комбінаціях вхідних сигналів компаратора. До відповіді включити VHDL-коди випробувального стенду та розробленого регістра, а також результати проведеного модельного експерименту, представлені у вигляді часових діаграм для вхідних та вихідних сигналів пристрою.

Для розв’язання поставленої задачі слід використовувати середовище Active-HDL. В процесі роботи дозволяється використовувати засоби автоматичного генерування коду.

2. Електромагніт постійного струму має опір та індуктивність . Напруга джерела живлення .

1) Визначити величину опору , який шунтує обмотку електромагніта, при якому напруга на обмотці електромагніта в момент його відключення від джерела не перевищує 600 В.

2) Знайти закони зміни струму та напруги на електромагніті.

3. Розробити програму, що реалізує запис даних за допомогою EEPROM. Необхідно провести перевірку запису даних. Початковий адрес EEPROM зберігається в комірці пам’яті ОЗУ за адресою 20h, розмір пакету даних – 21h. Пакет даних знаходиться в ОЗУ, починаючи з адреси 22h.

4. Загальні поняття про шум.

БІЛЕТ № 15

1. Розробити поведінкову VHDL-модель цифрового пристрою, логічна структура якого наводиться на рисунку. Кожен з логічних елементів, що застосовуються в схемі, слід реалізовувати у вигляді окремого об’єкта (entity) з урахуванням затримок часу при спрацюванні елементів, величини яких для кожного з типів логічних елементів задано в таблиці. Формування VHDL-моделі головного пристрою з структурних компонентів слід здійснювати за допомогою механізму компонентів та конфігурацій.

Для розробленої VHDL-моделі цифрового пристрою створити випробувальний стенд за допомогою якого перевірити правильність роботи пристрою при всіх можливих комбінаціях його вхідних сигналів. Частоту надходження вхідних векторів у випробувальному стенді визначити на основі обчислення максимального часу обновлення сигналу на виході спроектованого пристрою. У відповідь включити VHDL-коди випробувального стенду, розробленого пристрою та його компонентів, а також результати проведеного модельного експерименту, представлені у вигляді часових діаграм для вхідних, та вихідних сигналів пристрою.

Для розв’язання поставленої задачі слід використовувати середовище Active-HDL. В процесі роботи дозволяється використовувати засоби автоматичного генерування коду.

Логічна схема пристрою

Значення затримок в елементах Елемент Величина затримки Затримка наростання, нс Затримка спаду, нс AND 4 5 OR 3 4 XOR 3 5 NOT 2 3

2. Види квантування неперервних сигналів.

3. Розрахувати симетричний мультивібратор на операційному підсилювачі з частотою вихідних імпульсів 4 кГц та амплітудою 10 В. Побудувати схему мультивібратора.

4. Характеристики шуму.

БІЛЕТ № 16

1. Розробити поведінкову VHDL-модель цифрового пристрою, логічна структура якого наводиться на рисунку. Кожен з логічних елементів, що застосовуються в схемі, слід реалізовувати у вигляді окремого об’єкта (entity) з урахуванням затримок часу при спрацюванні елементів, величини яких для кожного з типів логічних елементів задано в таблиці. Формування VHDL-моделі головного пристрою з структурних компонентів слід здійснювати за допомогою механізму компонентів та конфігурацій.

Для розробленої VHDL-моделі цифрового пристрою створити випробувальний стенд за допомогою якого перевірити правильність роботи пристрою при всіх можливих комбінаціях його вхідних сигналів. Частоту надходження вхідних векторів у випробувальному стенді визначити на основі обчислення максимального часу обновлення сигналу на виході спроектованого пристрою. У відповідь включити VHDL-коди випробувального стенду, розробленого пристрою та його компонентів, а також результати проведеного модельного експерименту, представлені у вигляді часових діаграм для вхідних, та вихідних сигналів пристрою.

Для розв’язання поставленої задачі слід використовувати середовище Active-HDL. В процесі роботи дозволяється використовувати засоби автоматичного генерування коду.

Логічна схема пристрою

Значення затримок в елементах Елемент Величина затримки Затримка наростання, нс Затримка спаду, нс AND 4 6 OR 3 5 XOR 3 5 NOT 2 3

2. Загальні поняття щодо синтезу САУ. Загальна характеристика послідовних і паралельних коригувальних устроїв.

3. Розробити програму, що формує сигнал трикутної форми за допомогою ШІМ. Частота сигналу складає 10 Гц. Тактова частота мікроконтролера дорівнює 8 МГц.

4. Захисне відключення.

БІЛЕТ № 17

1. Розробити поведінкову VHDL-модель цифрового пристрою, логічна структура якого представлена логічним виразом

Out=A and not B or (B and D)

Кожен з логічних елементів, що застосовуються в схемі, слід реалізувати у вигляді окремого об’єкту (entity) з урахуванням затримок часу при спрацюванні елементів, величини яких для кожного з типів логічних операторів задані в таблиці. Формування VHDL-моделі головного пристрою з структурних компонентів слід здійснювати за допомогою механізму включення entity.

Для розробленої VHDL-моделі цифрового пристрою створити випробувальний стенд за допомогою якого перевірити правильність роботи пристрою при всіх можливих комбінаціях його вхідних сигналів. Частоту надходження вхідних векторів у випробувальному стенді визначити на основі обчислення максимального часу обновлення сигналу на виході спроектованого пристрою. У відповідь включити VHDL-коди випробувального стенду, розробленого пристрою та його компонентів, а також результати проведеного модельного експерименту, представлені у вигляді часових діаграм для вхідних та вихідних сигналів пристрою.

Для розв’язання поставленої задачі слід використовувати середовище Active-HDL. В процесі роботи дозволяється використовувати засоби автоматичного генерування коду.

Значення затримок в елементах

Елемент	Величина затримки
And	5 мс
Or	5 мс
Not	2 мс

2. Визначити струм і₁ в колі при дії напруги пілкоподібної форми та параметрах r₁=5 Ом; r₂=10 Ом; L=100 Гн.

3. За допомогою карти Карно мінімізувати функцію (7,1,4,2,6,5).

4. Штучне освітлення та його види.

БІЛЕТ № 18

1. Розробити поведінкову VHDL-модель цифрового пристрою, логічна структура якого представлена логічним виразом

Y=not A(1) and A(2) xor (A(3) and A(4))

Кожен з логічних елементів, що застосовуються в схемі, слід реалізувати у вигляді окремого об’єкту (entity) з урахуванням затримок часу при спрацюванні елементів, величини яких для кожного з типів логічних операторів задані в таблиці. Формування VHDL-моделі головного пристрою з структурних компонентів слід здійснювати за допомогою механізму включення entity.

Для розробленої VHDL-моделі цифрового пристрою створити випробувальний стенд за допомогою якого перевірити правильність роботи пристрою при всіх можливих комбінаціях його вхідних сигналів. Частоту надходження вхідних векторів у випробувальному стенді визначити на основі обчислення максимального часу обновлення сигналу на виході спроектованого пристрою. У відповідь включити VHDL-коди випробувального стенду, розробленого пристрою та його компонентів, а також результати проведеного модельного експерименту, представлені у вигляді часових діаграм для вхідних та вихідних сигналів пристрою.

Для розв’язання поставленої задачі слід використовувати середовище Active-HDL. В процесі роботи дозволяється використовувати засоби автоматичного генерування коду.

Значення затримок в елементах

Елемент	Величина затримки
And	5 мс
Xor	8 мс
Not	1 мс

2. Загальна характеристика синтезу САУ методом реалізації зворотних БЛАЧХ. Порядок побудови і передатні функції зворотних БЛАЧХ 1,2,3-го типів.

3. Розробити програму, що формує сигнал пілкоподібної форми за допомогою ШІМ. Частота сигналу складає 25 Гц. Тактова частота мікроконтролера дорівнює 16 МГц.

4. Класифікація шумів.

БІЛЕТ № 19

1. Розробити поведінкову VHDL-модель цифрового пристрою, логічна структура якого представлена логічним виразом

Y=not (A or B) and (A or D)

Кожен з логічних елементів, що застосовуються в схемі, слід реалізувати у вигляді окремого об’єкту (entity) з урахуванням затримок часу при спрацюванні елементів, величини яких для кожного з типів логічних операторів задані в таблиці. Формування VHDL-моделі головного пристрою з структурних компонентів слід здійснювати за допомогою механізму включення entity.

Для розробленої VHDL-моделі цифрового пристрою створити випробувальний стенд за допомогою якого перевірити правильність роботи пристрою при всіх можливих комбінаціях його вхідних сигналів. Частоту надходження вхідних векторів у випробувальному стенді визначити на основі обчислення максимального часу обновлення сигналу на виході спроектованого пристрою. У відповідь включити VHDL-коди випробувального стенду, розробленого пристрою та його компонентів, а також результати проведеного модельного експерименту, представлені у вигляді часових діаграм для вхідних та вихідних сигналів пристрою.

Для розв’язання поставленої задачі слід використовувати середовище Active-HDL. В процесі роботи дозволяється використовувати засоби автоматичного генерування коду.

Значення затримок в елементах

Елемент	Величина затримки
And	7 мс
Or	5 мс
Not	3 мс

2. В колі паралельно конденсатору ємністю С=200 мкФ підключається резистор з опором r₂=5Ом. Визначити струм і та напругу и₂ на резисторі при Е=100 В; r=3 Ом; L=0,1 Гн.

3. Розробити підпрограму генерування послідовності 8-розрядних чисел з наростанням (інкрементуванням) та періодом 20 мс з використанням мови Асемблер мікроконтролерів PIC 16 фірми MICROCHIP.

4. Методи захисту від шуму.

БІЛЕТ № 20

1. Розробити поведінкову VHDL-модель цифрового пристрою, логічна структура якого представлена логічним виразом

Out= not In1(1) and In2(1) xor (In1(2) and In2(2))

Кожен з логічних елементів, що застосовуються в схемі, слід реалізувати у вигляді окремого об’єкту (entity) з урахуванням затримок часу при спрацюванні елементів, величини яких для кожного з типів логічних операторів задані в таблиці. Формування VHDL-моделі головного пристрою з структурних компонентів слід здійснювати за допомогою механізму включення entity.

Для розробленої VHDL-моделі цифрового пристрою створити випробувальний стенд за допомогою якого перевірити правильність роботи пристрою при всіх можливих комбінаціях його вхідних сигналів. Частоту надходження вхідних векторів у випробувальному стенді визначити на основі обчислення максимального часу обновлення сигналу на виході спроектованого пристрою. У відповідь включити VHDL-коди випробувального стенду, розробленого пристрою та його компонентів, а також результати проведеного модельного експерименту, представлені у вигляді часових діаграм для вхідних та вихідних сигналів пристрою.

Для розв’язання поставленої задачі слід використовувати середовище Active-HDL. В процесі роботи дозволяється використовувати засоби автоматичного генерування коду.