МІНІСТЕРСТВО ОСВІТИ УКРАЇНИ

ОДЕСЬКИЙ ДЕРЖАВНИЙ ПОЛІТЕХНІЧНИЙ УНІВЕРСИТЕТ

КОНСПЕКТ ЛЕКЦІЙ ЗА КУРСОМ:

"ПРОЕКТУВАННЯ МІКРОПРОЦЕСОРНИХ СИСТЕМ"

Для студентів фаху 7. 091501 “Комп’ютернi системи та мережi“

ОДПУ 2000

Винахід микропроцессора (МП) - 70-е рки, а персональні ЕОМ на основі МП - 80-е рки.

Існують 3 групи ЕОМ: великі ЕОМ, Мини-ЭВМ, Микро-ЭВМ.

• Області застосування микро- ЕОМ : традиційне застосування (використовуються як засіб обчислювальної техніки, автоматизації) нетрадиционное (використовуються в медицині, будівництві, побутовій техніка і т.д.)

МП - функціонально закінчене, програмно кероване устрій, реалізований, як правило, у виді БИС.

Микропроцессорный комплект (МПК) - набір БИС пам'яті запровадження/висновка сопроцессоров, перетворювачів інформації і т.д., конструктивно, програмно і электрически сумісних із БИС-ом процесора.

Микро-Эвм (МЭВМ) - ЕОМ, побудована на базі БИС микропроцессорного комплекту.

Микропроцессорная система (МПС) - це МЭВМ із сукупністю прикладних і системних програм.

• По класифікації МП діляться по: розрядності; конструктивному виконанню; технології виготовлення; реалізованій системі команд;

МП діляться на 5 поколінь:

1. 4-х розрядні ПМОП МП;

2. 8-ми розрядні НМОП МП;

3. 16-ти розрядні НМОП МП;

4. 32-е розрядні КМОП МП; псевдо-64-х розрядні КМОП МП;

Напрямки розвитку МПК:

1. збільшення щабель інтеграції компонентів на кристалі;

2. суміщення різноманітних функцій на кристалі одного БИС МПК 4

3. программируемость;

4. убудованість функцій контролера;

5. орієнтація БИС МПК на знижене энергопотребление.

По типі використовуваних команд МП діляться на:

- RISC - процесори зі скороченим набором операцій;

• CISC - процесори з повним набором інструкцій.

МИКРОПРОЦЕССОРНЫЕ СИСТЕМИ II РІВНЯ

БИС МП - Intel 8080

1. Технічні характеристики: сложность-5000 вентилів/кристал тактова частота 2МГЦ

2. разрядность-8 кількість рОН-7 кількість базових команд -78

3. обсяг що адресується пам'яті=64К

4. быстродействие-500000 операцій/

5. напруга харчування +12V,+5V,-5V

6. кількість ножек-40

Структурна схема даного мп

Регістр ознаки формує 5 ознак:

Z - результат=0

S - ознака результату

C - ознака наявності переносу

АС - перенос при виконанні операцій над двоїчно-десятковими числами

P - ознака парності результату

Інтерфейс МП утвориться 3-я шинами: ША, ШД, ШУ. ШУ містить ряд сигналів:

WR (инверсный)-запис у зовнішню пам'ять або порти запровадження/висновка

DBIN-сигнал запровадження інформації зі ШД у МП

INT-переривання

INTE-сигнал дозволу переривання

HOLD-сигнал запиту зовнішнього улаштую на захоплення шини МП

HLDA-сигнал дозволу захоплення шини

READY-сигнал готовності зовнішнього устрою

WAIT-МП знаходиться у фазі чекання

SYNC-Синхронизация

RESET-Сброс МП

1, 2-Сигнал тактового генератора

Програмна модель МП:

Шкірна команда МП у залежності від складності містить від 1 до 5 машинних циклів.

Машинний цикл- цикл обертання до системної шини МП. Шкірний машинний цикл потребує для виконання від 3 до 5 машинних тактів. У шкірному першому такті роботи видається слово стана МП, що визначать який машинний цикл буде выполнятся. Слово стана видається через ШД МП і тактируется сигналом SYNC.

Слово стана: D0-INTA, D1-запис у пам'ять або висновок у зовнішній устрій, D2-операції зі стеком, D3-підтвердження припинень HLTA, D4-висновок, D5-перший цикл команди, D5-запровадження D7-читання з пам'яті.

Тимчасова діаграма роботи системного інтерфейсу:

Д /З №1. Побудувати тимчасову діаграму читання байта з пам'яті без циклу чекання. Побудувати тимчасову діаграму запису байта в пам'ять із циклом чекання.

Система команд МП Intel 8080

Команди відрізняються за структурою і функціональним призначенням. За структурою : одно-, двух-, трехбайтовые команди. По функціональному призначенню:

1. команди пересилки коду

MOV D, S

MVI D, data8

LXI гр, data16

LDA addr16

STA addr16

2. команди арифметичних операцій

ADD S

ADD data

SUB S

INR D

INX гр

DCR D

DCX гр

3. логічні команди

ANA S

ANI data

XRA S

ORA S

RCL

4. команди передачі керування

JMP addr16

JCOND addr16

CALL addr16

CCOND addr16

RET

RCOND

5. команди запровадження/висновка і керування роботи команди МП

IN port8

OT port8

DI

EI

HLT

Пам'ять МПС

1. Характеристики напівпровідникової пам'яті: ємність організація кристала пам'яті

2. час обертання до пам'яті

3. питома вартість БИСа пам'яті

4. споживана потужність

5. конструктивне виконання кристала пам'яті

Типи напівпровідникової пам'яті: ПЗУ й ОЗУ.

ПЗУ діляться на:

• ПЗУ що програмуються маски - використовується для збереження довго незмінної інформації

• ППЗУ - однократно програмуються користувачем

• РПЗУ - можливий багатократний запис і стирання інформації.

• ОЗУ діляться на: статичні (шкірний битий інформації зберігається в тригере) динамічні (інформація зберігається у виді заряду ємності вентиля)

БИСы ОЗУ діляться на синхронні й асинхронні.

Основною проблемою побудови пам'яті МПС є проблема дешифрации пам'яті:

1. повна дешифрация

П риклад: нехай тригер знаходиться за адресою 210016

2. 210016=0010 0001 0000 00002 блокова дешифрация

Приклад: розмістити 1К за адресою 210016

210016=0010 0001 0000 00002

Д /З №2. Побудувати селектор адреси для читання інформації з тригера, що знаходиться за адресою 572116. Побудувати селектор адреси для адресации 2-х БИСов пам'яті: БИС ПЗУ зі структурою 2К*8, що знаходиться за адресою 300016 і БИС ОЗУ 1К*8, що знаходиться за адресою 400016

Контролер переривання Intel 8059

Ядро МПС - МП і всі типи пам'яті, використовувані в МП, включаючи селектор адреси.

Існують 2 засобу взаємодії МПС із усіма БИСами: програмне опитуванння (самий простий і неефективний) і взаємодія по перериваннях (найефективніший, але необхідні додаткові апаратури)

1. БИС контролера переривання (КП) Intel 8059- що програмується восьми - входовой пріоритетний БИС КП. Даний БИС може працювати в однім із 4-х режимів: режим вкладених переривань

Шкірному входові переривань контролера присвоюється фіксований пріоритет. При приході сигналу переривання, якщо ніяке інше переривання в даний момент не обслуговується, починає обслуговуватися дане переривання. Якщо в момент приходові переривання вже обслуговується переривання, те дорівнюється пріоритет що прийшов і обслуговує переривання. Якщо пришедшее переривання має більший пріоритет, те воно приймається до обслуговування, а що обслуговується переривання переривається до обслуговування більш пріоритетного. Режим використовується, коли в системі є запити з різними вимогами вчасно обслуговування.

2. режим кругового пріоритету

Після вмикання контролера усім входам присвоюються різноманітні пріоритети. Після того, як на деякому із входів прийде й обслужится переривання, даному входові присвоюється найменший пріоритет. Інші пріоритети розподіляються в убутному порядку по каблучці від даного вході. Режим використовується, коли в системі всі запити рівноправні.

3. щоадресується пріоритет

Аналогічно п.2, але після обслуговування переривання найменший пріоритет присвоюється програмно що задається входові переривання.

4. режим програмного опитуванння

Відмінність від п. 1-3: запити переривання , що прийшли , запам'ятовуються у вхідному регістрі контролера. МП програмною уявою опитує регістр і приймає рішення про обслуговування переривання.

С труктурна схема:

М ожливі 2 засіб розташуванн вектор перериванн: через 4 байт або через 8 байт.

Для початкового програмування КП використовуються 3 або 3 слова ініціалізації. Перше слово ініціалізації переривання записується, коли А₀=0

д ругу слово записується, коли А₀=1

т ретє слово ініціалізації видається, коли використовуються декілька КП.

Для завдання різноманітних режимів роботи і завдання масок використовуються 3 слова робочих наказів.

Приклад: нехай адреси векторів переривання починаються з 100016. Нехай у системі 1 КП, зсув векторів переривання=4

Перше слово ініціалізації = 161 ₆= 0001 01102, другу слово ініціалізації =1000 00002

DI

MVI A, 16

OUT АДР1(А₀=0)

MVI A, 10

OUT АДР2

EI

Скидання бита обслугованого переривання виконується робочим наказом, код котрого 20

MVI A, 20

OUT АДР1(А₀=0)

Д/З №3. Написати програму ініціалізації КП, для якого область векторів переривання починається з адреси 3000, кількість КП=1, зсув векторів переривання=8

БИС рівнобіжного інтерфейсу i8088 КР58055

Призначений для організації низкоскоростных рівнобіжних інтерфейсів для зв'язку з різноманітними ПУ.

Структурна схема:

Функціональне позначення і підключення до шини:

Даний БИС працює в 2-х режимах і ряді подрежимов. Вибір режиму здійснюється керуючим словом, що записується в регістр керування. Адресация- за допомогою А₀ і А₁

А₀ А₁

0. 0 - РА

0. 1 - РВ

1. 0 - РС

0. 1 - регістр керування

1. Режим генерації одиночного імпульсу. У однім із розрядів порту С програмно встановлюється значення 0 або 1, що дозволяє генерувати імпульс на виході даного розряду. Це виконується шляхом запису в регістр керування деякого керуючого слова, при цьому керуюче слово в старшому розряді має значення бита=0

Д/З №4. Підрахувати кількість тактів, що містить програма з 4-х команд (робоча частота 2МГЦ):

MVI A, 03

OUT АДР4

MVI A, 02

OUT АДР4

2. Режим рівнобіжного інтерфейсу. Існують 3 подрежима. Вибір відповідного подрежима й орієнтація портів на запровадження/висновок визначається відповідними бітами керування. У 2-м режимі БИС працює, коли в старшому розряді 1.

Структура керуючого слова:

Р ежим 0 . У даному режимі можуть працювати вусі 3 порту на запровадження/висновок інформації. При висновку інформації, смердота фіксується у вихідних портах і знаходиться там, поки не запишуть іншу інформацію. При запровадженні інформації, смердота надходить безпосередньо з ніжок МПС на ШД МПС. Застосування: побудова інтерфейсу МПС із принтером.

Тимчасова діаграма роботи:

Граф - схема алгоритму:

У регістрі У зберігається кількість виведених символів (кількість байтів=10). Адреси буфера-2000, код регістра управления-1000 00012=8116

MVI A, 81

OUT адр4

MVI B, 0A

CXI H, 2000

CALL ПП

ПП: IN АДР3

ANI 04

JZ ПП

MOV A, M

OUT адр1

MVI A, 40

A1: IN АДР3

ANI 04

JZ A1

MVI A, 00

OUT АДР3

DCR B

JZ A2

INX H

JMP ПП

A2: RET

Д/З №5. Розробити інтерфейс МПС з устроєм , що фотосчитывает, при цьому використовувати режим 0. Намалювати структурну схему, побудувати тимчасову діаграму, ГСА, написати програму.

Режим 1. У даному режимі можуть працювати порти А и В, при цьому відповідні біти порту С використовуються для прийому і виробітки апаратною уявою керуючих сигналів. Орієнтація портів: порт А працює на запровадження інформації, У - на висновок.

S TD-для стробирования вводимых у порт даних

IBF-сигнал переходити в активний рівень після запису вводимых даних у буфер

INTRA-переривання при запам'ятовуванні даних у РА

OBF-сигнал зайнятості вихідного буфера

ACS-сигнал підтвердження прийому байта зовнішнім устроєм

INTRB-сигнал переривання з вихідного порту про ті, що зовнішній устрій считало байт

Тимчасова діаграма запису інформації в РА:

Т имчасова діаграма роботи РВ при видачі інформації:

І нтерфейс для роботи рівнобіжного порту в режимі 1:

С хема драйвера:

З апишемо драйвер, що забезпечує роботи інтерфейсу в режимі. Необхідно вводити 10 байт, з адреси буфера 2000. Керуюче слово - ВС₁₆

НУ: MVI A, BC

OUT АДР4

MVI B, 0A

LXI H, 2000

CALL ПП

ПП: XRA A

CMP B

JZ

MOV A, M

OUT АДР2

DCR B

INX H

KOH: MVI A, 20

OUT АДР КП

RET

Д/З №6. Побудувати структурну схему і написати програму драйвера рівнобіжного інтерфейсу для улаштую , що фотосчитывает , і МПС. БИС рівнобіжного інтерфейсу винний працювати в режимі 1.

Режим 2. У даному режимі може працювати тільки РА.

Алгоритм прийому і передача інформації аналогічний режиму 1, але запровадження/висновок інформації здійснюється через тієї самий РА. Орієнтація РА на запровадження або висновок здійснюється відповідним бітом слова наказу.

БИС интервального таймера i8053 КР580ВВ53

Д ля користувача даний БИС рекомендується у виді 3-хнезависимых 16-розрядних каналів таймера.

Структурна схема интервального таймера:

Структура слова наказу таймера:

А 1 А0

0. 0 - адр0- сч0

0. 1 - адр1- сч1

1. 0 - адр2- сч2

0. 1 - адр3 - регістр керуючого слова

Режим 0.(режим що програмується затримки)

Після запису слова режиму на виході OUT лічильника формується низький рівень, що зберігається після завантаження в лічильник початкового значення n. Робота лічильника може инициироваться як програмним, так і апаратним засобом. При програмному запуску робота лічильника починається після завантаження в нього початкового значення або сигналу високого рівня на вході GATE. Апаратний запуск: перехід сигналу GATE із 0 у 1.

Робота лічильника: при приході шкірного заднього фронту імпульсу CLK уміст лічильника декрементируется. Якщо вміст лічильника=0, то на виході OUT формується високий рівень.

Якщо під час роботи GATE переходити в низький рівень, те лічильник замораживается до GATE=1.

Приклад: режим 0, лічильник 0, завантаження 2-х байтів НУ. Керуюче слово 0011 00002

DI

MVI A, 30

OUT АДР3

XRA A

OUT АДР0

MVI A, 04

OUT АДР0

EI

Режим 1. (програмний одновибратор з апаратним перезапуском)

Якщо в лічильник завантажені початкове значення і GATE=1, ті OUT =негативному імпульсу, тривалістю n * TCLK. Завантаження нового початкового значення n при низькому рівні OUT не впливають на тривалість імпульсу, а враховується при такому перезапуске лічильника.

Режим 2. (режим генератора програмної частоти)

Після завантаження початкового значення в лічильник при GATE=1 на виході OUT формується періодичний сигнал, тривалістю високого рівня (n-1)*TCLK

Режим 3. (генератор прямокутних імпульсів із статурністю 2)

Після завантаження початкового значення n при GATE=1 на виході OUT формується періодичний сигнал, що має високий рівень у плині (n/2) * TCLK при четном n і ((N+1)/2) * TCLK при нечетном n. При завантаженні нового значення n, воно враховується в такому періоді вхідного сигналу.

Режим 4. (режим формування одиночного строба з програмним запуском)

Після завантаження початкового значення n при GATE=1 на виході OUT формується високий рівень, що зберігається до лічильник=0. При лічильнику=0 на виході OUT формується негативний імпульс тривалістю TCLK

Режим 5.(формування одиничного строба з апаратним перезапуском)

Аналогічний режиму 4, але він припускає апаратний перезапуск при шкірному приході GATE із 0 у 1 .

• Засоби запису значень: зчитування з остановом (Для зчитування інформації треба заморозити таймер, подав GATE=0, після чого вважати вміст таймера по відповідній адресі; цей засіб застосовується рідко тому, що треба зупиняти таймер) зчитування на «літу» (Шкірний канал таймера має свій тіньовий регістр, за допомогою команди режиму фіксування лічильника вміст каналу таймера переписується в тіньовий регістр, після цього МПС може считывать стан таймера з регістра.)

Д/З №7. Побудувати структурну схему і написати програму для апаратного перезапуска каналу таймера, що працює в режимі 5, коли перезапуск здійснюється іншим каналом таймера. Програмування 1-го і 2-го каналів таймера здійснюється однократно.