8.5. Микросхемы для кольцевой сети с маркерным доступом

Набор микросхем TMS 380 фирмы TI предназначен для кольцевой сети TRN. Он содержит три СБИС n–канальной МОП–технологии: 100–контактный системный интерфейс TMS38030, 48–контактный связной процессор 38010 и 48–контактный протокольный процессор 38020, а также две биполярные ИС: 32–контактный приемопередатчик интерфейса кольцевой сети 38051 и 20–контактный контроллер интерфейса кольцевой сети 38052.

Микросхемы рассчитаны на кольцевую сеть с пропускной способностью 4 Мбит/с.

Каждое компьютерное устройство, подключаемое к кольцевой сети с маркерным доступом TRN фирмы IBM, взаимодействует с платой адаптера локальной сети через микросхему ТМS38030, которая представляет контроллер прямого доступа к памяти. Однако по своей внутренней архитектуре она представляет асинхронное двухпортовое шинное устройство ПДП, обеспечивающее блочный обмен данными со скоростью 40 Мбит/с между шиной главной системы и 18–разрядной шиной платы адаптера локальной сети, которая связывается с сетью при помощи двух витых пар, называемых «ответвлением» среды передачи.

Микросхемы TMS 380 обеспечивают существенное расширение возможностей управления сетью по сравнению со стандартами IEEE 802. 5. Основные средства программного обеспечения содержат 16 Кбайт постоянной памяти протокольного процессора 38020. Базовые программные средства рассматриваемого семейства микросхем обеспечивают программную поддержку двух нижних уровней семиуровневой эталонной модели. Однако разработчики вычислительных систем могут программировать микросхемы семейства ТМS 380 и на выполнение протокольных преобразований более высоких уровней.

Микросхема системного интерфейса 38030 предусматривает возможность выбора одного из двух режимов работы с двумя видами микропроцессорных интерфейсов. Для этой микросхемы можно задавать конфигурацию, обеспечивающую сопряжение 8–, 16– и 32–разрядными системными шинами, которые по своим характеристикам совместимы с семействами микропроцессоров iАРХ86 фирмы INTEL и серии 32000 компаний National Semiconductor. Сигналы управления и организацию памяти также можно выбирать таким образом, чтобы подключаться к 16– и 32–разрядным. шинам семействам 68000 фирмы Motorola. В микросхеме системного интерфейса 38030 предусматривается также выполнение векторных прерываний, т.е. демультиплексирование групповых прерываний для исключения дополнительной обработки.

Связной процессор 38010 содержит 16–разрядный центральный процессор (с длительностью такта 333 нс), схемы реализации связных протоколов, однотактную конвейерную схему арбитража шины и локальное ОЗУ емкостью 2,77 Кбайт со скоростью обмена 6 Мбайт/с. Связной процессор рассчитан на подключение внекристальной памяти емкостью до 266 Кбайт, где могут размещаться дополнительные буферы данных или программы протокольных преобразований.

Протокольный процессор 38020, в постоянной памяти которого (16 Кбайт) размещаются программные средства, соответствующие требованиям стандарта IEEE 802.5, имеет раздельные пары каналов ПДП для приема и передачи данных.

Кристалл приемопередатчика интерфейса кольцевой сети 38051 совместно с контроллером интерфейса кольцевой сети 38052 обеспечивает управление подключением сети, синхронизацию для кольца, фазовую автоподстройку частоты для восстановления синхронизации, выделение данных и совмещение по фазе.