8.4. Бис сети Cheapernet
Эти БИС содержат коаксиальный приемопередатчик (трансивер) (DP8392), последовательный сетевой интерфейс (DР8391) и контроллер сетевого интерфейса (DP8390). Эти БИС совместно выполняют три уровня протоколов стандарта IEEE 802.3 и поэтому обеспечивают связь как с Ethernet, так и широкополосной сетью. На рис. 8.9 показана схема организации связи станции с различными сетями посредством средств Cheapernet .
Рис.8.9. Структурная схема связи с различными сетями посредством средств Cheapernet
Реализация сети Cheapernet на базе этих БИС не требует много дополнительных компонентов. Так, с добавлением всего 1 % резисторов к DР8392 можно полностью реализовать функции доступа к среде передачи данных в соответствии с требованиями протокола IEEE 802.3. Аналогично включение БИС DP8391. PLL–схемы существенно сокращают количество требуемых точных компонентов. Например, сетевой адаптер, реализованный на базе трех БИС Cheapernet, включающий 4 Кбайт буферной памяти, размещается на плате площадью около 90 см2.
Трансивер DP8392 совместно с последовательным сетевым интерфейсом DP8391 выполняет два из трех уровней, необходимых для реализации локальных сетей ПЭВМ.
Трансивер содержит четыре блока (рис. 8.10): приемник, передатчик, корректор и детектор столкновений с генератором. Корректор устраняет ошибочные передачи вне допустимого для этого интервала времени. Импульсные трансформаторы (ИТ) обеспечивают развязку цепей передачи, приема и столкновений от случайной перегрузки и осуществляют трансформаторную связь между трансивером и последовательным сетевым интерфейсом.
БИС DP8392 является самой сложной по сравнению с другими, поскольку реализует высокоточные аналоговые функции на базе высокоскоростных цифровых схем ЭСЛ.
Рис. 8.10. Структурная схема трансивера DP8392
Рис. 8.11. Структурная схема кодека DP8391
Структурная схема последовательной сетевой БИС кодека DP8391 показана на рис. 8.11. Данные, подлежащие передаче, поступают от сетевого контроллера (DP8390) в виде последовательных битов, кодированных сигналами NRZl (без возвращения к нулю). В DP8391 эти сигналы преобразуются в манчестерский выходной код путем логического преобразования исходных сигналов совместно с синхросигналами. Далее манчестерский код передается трансиверу.
Наличие цепи обратной связи позволяет осуществить контроль и тестирование цепей передачи данных БИС DP8391 и DР8390 путем подачи проверочных последовательностей битов на вход LPBK.
Кроме функций кодирования и декодирования, последовательный сетевой интерфейс воспринимает с сигнального входа несущую и обрабатывает ее, а также вырабатывает сигнал обнаружения столкновений с требуемыми для ТТЛ– и МОП–схем характеристиками. Количество и расположение контактов DР8392 и DР8391 проектируют таким образом, чтобы пересечения на плате адаптера были минимальными. Трансивер размещается на плате адаптера, поэтому не требуются отдельные нагрузочные резисторы на линиях ТХ+ и ТХ– и намного упрощается компоновка системы.
БИС DР8390 содержит схемы двух скоростных каналов ПДП и совместима как с 8–, так и 16–разрядными микропроцессорами. Имеется возможность одновременной адресации нескольких станций. Кроме того, БИС обеспечивает самоконтроль и контроль модулей сетевого интерфейса путем переадресации передаваемых данных к цепи обратного контура. Контроллер имеет два операционных блока для приема и передачи данных. В приемном блоке полученные последовательности битов упаковываются побайтно в требуемом формате. При этом учитывается, что поступающая информация имеет 64 бита преамбулы, 26 битов синхронизации, 6 байтов адреса назначения, 2 байта длины сообщения, поле данных длиной от 46 до 1500 байтов, и, наконец, 4 байта для избыточного кода циклического контроля.
Пока блок приема упаковывает последовательные данные, схема распознавания адреса записывает 6 байтов поля «адрес назначения» в буфер FIFO и сравнивает с собственным адресом. Если адреса совпадают, то FIFO–регистр заполняется следующими полями принимаемых из канала данных. Когда буфер FIFO заполнится, блок канала ПДП перекачивает данные в буферную память адаптера. Местный канал ПДП организует обмен между буферной памятью и FIFO–регистрами контроллера. Когда контроллер получает пакет, блок управления буферной памятью выполняет следующие функции: при достижении объема пакета 256 байт «переворачивает» страницы буферной памяти и возвращает страницы в буферную память; в случае обнаружения ошибки циклического контроля либо столкновения, повторяет цикл записи данных.
Для того чтобы блок управления буферной памятью мог записывать полученные данные в буферную память автоматически, контроллер содержит специальные регистры–указатели. Два указателя служат для отметки начала и конца буферной памяти. Третий регистр указывает границу не переписанных в ПЭВМ записей; эта область не доступна для приходящих пакетов до тех пор, пока находящиеся в этой области записи не будут переписаны в ПЭВМ.
Блок контроля протокола проверяет правильность поступающих данных и отклоняет принятые данные в двух случаях: обнаружена ошибка циклического контроля (CRC); объем полученного пакета меньше 64 байт (столкновение). До начала передачи блок контроля протокола «прослушивает» канал для выявления несущего сигнала, наличие которого означает, что канал занят другими станциями. Во время передачи блок контроля протокола непрерывно контролирует возможное столкновение сигналов. Если поступает сигнал об обнаружении столкновений, то вырабатываются «ложные» последовательности данных для того, чтобы другие станции также могли обнаружить столкновения. После этого вырабатывается сигнал прекращения передачи и повторная передача возобновляется через случайное число интервалов. В существующих контроллерах для чтения внутренних регистров ПЭВМ должна прерывать работу контроллера. Для этого схемы локального ПДП переписывают состояние регистров в буферную память для дальнейшей передачи их в ПЭВМ.
Таким образом, в буферной памяти содержатся информация о состоянии приемника, полученные пакеты и страницы буфера. По окончании приема сообщения контроллер информирует об этом ПЭВМ, которая считывает состояние регистров и данные из буферной памяти.
Передача пакетов аналогична приему в обратном направлении: местный канал ПДП автоматически передает данные из буферной памяти в FIFO–регистры контроллера. При этом также передаются адрес первого байта и количество байтов в пакете. Если во время передачи происходит столкновение, то сбрасываются FIFO–регистры и заново запоминается начальная точка передачи. Канал ПДП для внешнего обмена использует порт ввода–вывода для передачи пакета между буферной памятью и памятью ПЭВМ. Данные, передаваемые в порт ввода–вывода посредством ПДП, ПЭВМ передает в память; это почти в два раза ускоряет передачу по сравнению с прямой передачей буфер - ОЗУ ПЭВМ. Когда ПДП для внешнего обмена может обеспечивать режим «подкачки» (спулинг) данных, тогда можно объединять части пакета, суммарная длина которого превышает требования стандарта IEEE 802.3. Так как последние 2 Кбайт буферной памяти обычно доступны и максимальная длина пакета составляет 1514 байт, то эту область памяти можно использовать для управления компоновкой пакетов. После передачи каждого пакета следующий может быть загружен в область передачи буферной памяти без изменения заглавия изначальных адресов местной ПДП и ПДП для внешнего обмена.