2.3. Организация адаптера с методом доступа csma/cd
Типовая организация (структура) сетевого адаптера с методом доступа CSMA/CD показана на рис.2.7. Здесь к кабелю моноканала с помощью прокалывающих соединений коннектора подключены через импульсные трансформаторы Тр1-Тр3:
приемник с декодером;
приемник с логикой определения конфликта и активности среды моноканала;
передатчик с кодером.
Первый приемник производит преобразование потока сигналов в манчестерском коде Rx в два потока двоичных сигналов: данных RxD и синхронизации RxC.
Второй приемник производит формирование сигнала конфликтной ситуации CDT и сигнала активности среды моноканала CRS (Carrier Sense).
Передатчик с кодером производит преобразование двух потоков двоичных сигналов: данных TxD и синхронизации TxC в один поток сигналов в манчестерском коде Tx. Управление передатчиком выполняет блок доступа CSMA/CD путем выработки сигнала TEN (Transmit ENable), разрешающего передачу кода Tx в моноканал.
Контроллер CSMA/CD содержит три блока:
блок доступа CSMA/CD, выполняющий функции MAC-подуровня канального уровня;
блок памяти FIFO1, входящий в передающий тракт контроллера;
блок памяти FIFO2, входящий в приемный тракт контроллера.
При этом в состав контроллера входят также средства генерации проверочной (контрольной) последовательности и преамбулы кадра (на рисунке не показаны).
Через промежуточную магистраль производится пересылка данных в набор регистров команд и состояния контроллера, а через адаптер связи - пересылка данных на верхние уровни протоколов сети, реализованные в сетевом программном обеспечении. Осуществляется это через системный (абонентский) интерфейс станции, управляемый микропроцессором.
Синхронизация всех процессов в сетевом адаптере осуществляется с помощью схемы синхронизации.
Описанная организация была использована при разработке и построении БИС Intel 82588, являющейся однокристальным контроллером, предназначенным для построения сетевых адаптеров с методом доступа CSMA/CD.
Типовая организация сетевого адаптера для ЛКС Ethernet показана на рис.2.8. В его состав входят следующие блоки:
приемопередатчик ПП;
кодек, выполненный на БИС Intel 82501;
блок первичной обработки, выполненный на БИС Intel 82586 контроллера CSMA/CD;
блок реализации LLC-подуровня.
ПП содержит следующие блоки:
приемник П;
передатчик ПД;
анализатор конфликтов АК;
анализатор активности АА.
АК работает в двух режимах:
определение конфликта как результата наложения сигналов в кабеле;
определение конфликта как минимальной паузы между кадрами, меньшей 9,6 мкс (нечеткий конфликт).
Если обнаружен нечеткий конфликт, ПП с помощью специальных схем (на рисунке не показаны) стимулирует конфликт, послав в моноканал шумовое сообщение - комбинацию двоичного кода из 4 байт. В случае обнаружения конфликта в моноканале, АК вырабатывает сигнал CDT.
АА регистрирует любую активность моноканала и вырабатывает при этом сигнал CRS.
Назначение кодека аналогично рассмотренному выше. При этом по линии CDT выставляется потенциальный сигнал от АК в случае обнаружения конфликта в моноканале. По линии CRS устанавливается потенциальный сигнал от АА в случае поступления на вход ПП преамбулы любого кадра независимо от ситуации в моноканале - конфликт или нормальная передача кадра. По входной линии TEN кодек получает сигнал разрешения передачи данных с физического уровня СА в кабель моноканала.
В БПО реализуются функции MAC-подуровня по методу CSMA/CD. Здесь программируется случайное число интервалов времени для паузы ожидания. Каждый интервал составляет 51,2 мкс и датчик случайных чисел может создать любое случайное число интервалов в диапазоне 1 – 1024. Этим определяется случайная пауза ожидания перед новой попыткой СА передать свой кадр.
БПО подключен как адаптер к каналу центрального процессора (ЦП) СА для системной обработки данных в режиме прямого доступа к памяти (ПДП). В качестве ЦП применяется микропроцессор Intel 80186 или модули на его основе iSXM552 и iSBC552 с необходимым комплектом постоянной и оперативной памяти.
Микропроцессор i80186 обеспечивает выполнение следующих функций:
загрузка данных в память FIFO;
реализация функций LLC-подуровня (протокол HDLC);
управление абонентскими интерфейсами АИ (Multibus, RS-232C, RS-422 и др.).