- •Оглавление
- •1. Аналоговая схемотехника
- •2. Цифровая схемотехника
- •Введение
- •1. Аналоговая схемотехника
- •Тема 1. Делитель напряжения без нагрузки (на "холостом ходу") и под нагрузкой. Расчет делителя напряжения
- •1.1. Ключевые положения
- •1.2. Задание для расчета
- •1.3. Исходные данные
- •1.4. Выполнение расчета
- •1.5. Контрольные вопросы
- •1.6. Рекомендованная литература
- •Тема 2. Расчет выпрямителя. Выбор диода по справочнику
- •2.1. Ключевые положения
- •2.2. Задание для расчета
- •2.3. Исходные данные
- •2.4. Выполнение расчета
- •2.5. Контрольные вопросы
- •2.6. Рекомендованная литература
- •Тема 3. Биполярные транзисторы. Расчет усилителя на биполярном транзисторе с общим эмиттером
- •3.1. Ключевые положения
- •3.2. Задание для расчета
- •3.3. Исходные данные
- •3.4. Выполнение расчета
- •3.4.1. Разработка схемы
- •3.4.2. Выбор транзистора
- •3.4.3. Построение диаграммы работы усилителя
- •Расчет параметров усилителя
- •Контрольные вопросы
- •3.6. Рекомендованная литература
- •Тема 4. Параметрический стабилизатор напряжения. Коэффициент стабилизации
- •Ключевые положения
- •4.2. Задание для расчета
- •4.3. Исходные данные
- •Выполнение расчета
- •Контрольные вопросы
- •4.6. Рекомендованная литература
- •Тема 5. Каскады на операционных усилителях. Инвертирующий усилитель напряжения
- •5.1. Ключевые положения
- •5.2. Задание для расчета
- •5.3. Исходные данные
- •5.4. Выполнение расчета
- •1. Разработка схемы
- •Расчет усилителя
- •5.6. Рекомендованная литература
- •Тема 6. Каскады на операционных усилителях. Неинвертирующий усилитель напряжения
- •6.1. Ключевые положения
- •6.2. Задание для расчета
- •6.3. Исходные данные
- •6.4. Выполнение расчета
- •1. Разработка схемы.
- •Расчет схемы
- •6.5. Контрольные вопросы
- •6.6. Рекомендованная литература
- •Тема 7. Каскады на операционном усилителе. Инвертирующий сумматор
- •7.1. Ключевые положения
- •2. Расчет инвертирующего сумматора тока
- •7.5. Контрольные вопросы
- •7.6. Рекомендованная литература
- •2. Цифровая схемотехника
- •Тема 10. Логические функции булевого базиса
- •10.1. Ключевые положения
- •10.1.1. Функция логического отрицания не
- •10.1.2. Функция логического умножения и
- •10.1.3. Функция логического сложения или
- •10.1.4. Комбинированные логические функции
- •10.2. Задание для расчета
- •10.3. Исходные данные
- •10.4. Контрольные вопросы
- •10.5. Рекомендованная литература
- •Тема 11. Триггеры
- •11.1. Ключевые положения
- •11.1.1. Асинхронный rs-триггер
- •11.2. Задание для расчета
- •11.3. Исходные данные
- •11.4. Контрольные вопросы
- •11.5. Рекомендованная литература
- •Тема 12. Счетчики импульсов
- •12.1. Ключевые положения
- •Параметры счётчика
- •Классификация счётчиков
- •12.2. Последовательные двоичные счётчики
- •12.3. Задание для расчета
- •12.4. Исходные данные для расчета
- •12.5. Контрольные вопросы
- •12.6. Рекомендуемая литература
- •Тема 13. Двоично-десятичные счетчики. Декадное соединение счетчиков
- •13.1. Ключевые положения
- •13.1.1. Десятичные счётчики
- •13.1.2. Декадное соединение счетчиков
- •Тема 14. Регистры
- •14.1. Ключевые положения Классификация регистров
- •14.1.1. Последовательные регистры
- •14.1.2. Параллельные регистры
- •14.2. Задание для расчета
- •14.3. Исходные данные
- •14.5. Контрольные вопросы
- •14.6. Рекомендованная литература
- •Тема 15. Комбинационные устройства
- •15.1. Дешифраторы
- •15.2. Задание для расчета
- •15.3. Исходные данные
- •15.4. Пример выполнения расчета
- •15.5. Контрольные вопросы
- •15.6. Рекомендованная литература
- •Тема 16. Мультиплексоры и демультиплексоры
- •16.1. Мультиплексоры
- •16.2. Демультиплексоры
- •16.3. Задание для расчета
- •16.4. Исходные данные
- •16.5. Контрольные вопросы
- •16.6. Рекомендованная литература
- •Тема 17. Программируемые логические матрицы
- •17.1. Матричная схема
- •Плм, как правило, имеют два схемотехнических уровня: на первом из них создаются требуемые конъюнкции, а на втором – дизъюнкции. Обе матрицы соединяются каскадно.
- •17.2. Двухуровневые программируемые логические матрицы
- •17.3. Задание для расчета
- •17.4. Исходные данные
- •17.5. Указания к выполнению расчета
- •17.6. Контрольные вопросы
- •17.7. Рекомендованная литература
17.2. Двухуровневые программируемые логические матрицы
На рис. 17.3 дана двухуровневая ПЛМ, состоящая из двух матриц: М1 и М2.
Рисунок
17.3 – Двухуровневая ПЛМ: а)
схема; б)
условное обозначение
Матрица М1 имеет S входов и q выходов. Она позволяет реализовать q элементарных конъюнкций Р1, ..., Рq переменных х1, ... хS, поступающих на её входы.
Матрица М2 имеет q входов и t выходов. Она позволяет реализовать t элементарных дизъюнкций у1, ..., уt переменных Р1, ..., Рq, поступающих на её входы с выходов матрицы М1.
Выходы матрицы М1 соединены с входами матрицы М2 и образуют промежуточные шины 1– q ПЛМ.
ПЛМ, имеющая S входов, t и q промежуточных шин, называется ПЛМ (S, t, q).
Разновидностью ПЛМ (S, t, q) является их усовершенствованная модель: ПЛМ (Z, q). В ПЛМ (Z, q) фиксируется лишь два параметра: суммарное число входов и выходов Z = S + t и число промежуточных шин q. Параметры S и t могут приобретать любые конкретные значения при программировании.
Благодаря значительным успехам интегральной технологии появилась возможность реализации БИС с жёсткой и гибкой структурами. Особый практический интерес проявляется к программируемым гибким структурам. Среди них различают БИС, пригодные к программированию на этапе изготовления, и БИС, которые могут программироваться пользователем.
Первые из них – это микросхемы, называемые незавершенными логическими матрицами. Программируют такие ПЛМ программой заказчика на производстве. После изготовления интегральной схемы с использованием масочных технологий перепрограммирование невозможно.
Другие ПЛМ разделяют на две группы: БИС, которые могут программироваться только однократно заказчиком либо пользователем, и БИС с многократным перепрограммированием (перепрограммируемые логические матрицы).
П
ерепрограммируемые
ЛМ (ППЛМ)
более практичны. Это стандартные готовые
микросхемы-полуфабрикаты, в которых
активные элементы на начальной стадии
включены на всех пересечениях матриц
через нихромовые перемычки. Такие БИС
программируют сами пользователи
специальными программаторами пережиганием
перемычек импульсом тока. Причем, если
переменная хі
входит в терм Рі
в прямой форме, пережигают только одну
перемычку, соединяющую терм Рі
с её инверсией
,
и наоборот: если переменная
хі
и её инверсия
не входят в терм Рі,
пережигают обе перемычки.
На
рис. 17.4 дано условное обозначение
микросхемы ППЛМ, где вход FE
используется только при программировании
и называется входом разрешения
пережигания, а вход
– разрешением выборки.
Если на входе этой БИС ПЛМ полное число возможных комбинаций составляет 216 = 65536, то их число на выходе будет равняться лишь 48. Поэтому из всех входных комбинаций неиспользованных будет 65536 – 48 = 65488. На базе ПЛМ можно строить комбинационные цифровые устройства на довольно простых принципах.
Основным этапом разработки является составление таблицы программирования ПЛМ, которая является инструкцией процедуры пережигания ненужных перемычек в матрицах.
С целью расширения функциональных возможностей использования ПЛМ промышленностью выпускаются её упрощённые варианты, например, программируемые матрицы вентилей, программируемые матрицы логики, программируемые мультиплексоры и т.д.
Любая система Q из N булевых функций L переменных, описывающая поведение комбинационной схемы, может быть тривиально реализована на одной ПЛМ (s, t, q), если выполняются условия L < s, N < t, B < q.
