16.4. Исходные данные

1. Необходимо разработать логическое устройство в зависимости от номера варианта MN:

если N – четная цифра: разработайте схему мультиплексора;

если N – нечетная цифра: разработайте схему демультиплексора .

2. Адрес посылки соответствует цифре M.

16.5. Контрольные вопросы

1. Расскажите, какие цифровые устройства называют мультиплексорами и для чего они предназначены.

2. Расскажите, какие цифровые устройства называют демультиплексорами и для чего они предназначены.

3. Поясните, обязательно ли в схемах мультиплексора и демультиплексора включать дешифратор адреса.

4. Объясните, почему адрес посылки поступает в двоичном коде.

5. Объясните необходимость наличия управляющего входа Е.

16.6. Рекомендованная литература

1. Воробйова О.М. Основи схемотехніки: підручник / О.М. Воробйова, В.Д. Іванченко. – [2-ге вид.]. – Одеса: Фенікс, 2009. – С. 297 – 303.

2. Воробйова О.М. Основи схемотехніки: У 2-х частинах: навч. посіб. / О.М. Воробйова, В.Д. Іванченко. – Одеса: ОНАЗ ім. О.С. Попова, 2004. – Частина 2. – С. 282 – 288.

3 Воробьева Е. М. Основы схемотехники: конспект лекций в 2-х частях / Е.М. Воробьева, В.Д Иванченко. – Одесса: ОНАС им. А.С. Попова, 2012. – Часть 2. – С. 13 – 20.

Тема 17. Программируемые логические матрицы

17.1. Матричная схема

Матричная схема или логическая матрица представляет собой сетку ортогональных линий, в пересечениях которых могут устанавливаться полупроводниковые элементы: диоды либо транзисторы, реализующие необходимую схему.

Для возможности программирования матрицы эти диоды или транзисторы подключаются к соответствующим проводникам матрицы через легкоплавкие перемычки. Во время программирования эти перемычки либо пережигают, либо оставляют, в зависимости от схемы, которую следует реализовать с помощью матрицы. Матричные схемы ориентированы на реализацию булевых функций узлов больших интегральных схем (БИС).

Таким образом, из матричной структуры путём её программирования получают требуемое комбинационное устройство. Поэтому такие структуры называют программируемые логические матрицы (ПЛМ).

Плм, как правило, имеют два схемотехнических уровня: на первом из них создаются требуемые конъюнкции, а на втором – дизъюнкции. Обе матрицы соединяются каскадно.

Существуют также ПЛМ, имеющие в своём составе встроенные элементы памяти. Такие ПЛМ характеризуются разрядностью регистра памяти.

Рассмотрим матрицы на рис. 17.1.

Матрица М1 имеет три возможных входа х₁, х₂, х_3, шесть горизонтальных и четыре вертикальные шины. Горизонтальные шины х₁, х₂, х₃ в М1 являются входными, а вертикальные P₁…Р₄ – выходными.

Выходы Р носят названия линий терм.

Входные шины х₁, х₂, х₃ связаны с вертикальными шинами как непосредственно, так и через инверторы (шины , , ).

Матрица М1 работает как дешифратор, выходами которого являются конъюнктивные термы P₁…Р₄. Способ включения полупроводниковых элементов (например, диодов) на пересечениях, обозначенных крестиками, позволяет реализовать на любом из выходов, любую конъюнкцию её входных переменных, т.е. функцию И.

Действительно, при появлении единицы на одном из входов х_і, на выходе соответствующего инвертора появляется логический нуль. Если, например, есть перемычка на горизонтальной линии х_і , то единичный потенциал линии х_і закроет “свой” диод и на соответствующей вертикальной линии терм будет напряжение, примерно равное напряжению (+Е), т.е единица.

Если перемычка находится на линии инверсного входа, то низкий уровень линии откроет “свой” диод и практически весь ток вертикальной шины потечёт через горизонтальную линию, оставляя обесточенной вертикальную шину, т.е. на выходе будет логический нуль.

Рисунок 17.1 – Программируемая логическая матрица:

М1 – матрица конъюнкции; М2 – матрица дизъюнкци

Сохранить высокий уровень логической единицы на вертикальной шине P_N можно лишь тогда, когда все диоды на этой линии будут закрыты, что возможно только при уровнях логической единицы на всех горизонтальных линиях, к которым подключена вертикальная шина P_N.

Таким образом, на вертикальной линии P_N реализуется конъюнкция переменных. Матрица конъюнкций М1 реализует функции конъюнкций согласно логическим уравнениям:

(17.1)

Матрица М2 имеет четыре вертикальные шины P₁ … Р₄ и две горизонтальные у₁ и у₂. Способ включения транзисторов на пересечениях шин позволяет реализовать на любом из её выходов любую дизъюнкцию (функцию ИЛИ) входных переменных. В матрице М2 входными являются вертикальные шины, а выходными – горизонтальные.

В этой матрице показан пример реализации дизъюнкций, описываемых математическими выражениями

(17.2)

В матрице дизъюнкций М2 транзистор на обозначенном крестиком пересечении ортогональных линий будет открыт лишь при наличии тока в вертикальной линии, а при отсутствии тока – закрыт. Для матрицы М2 достаточно, чтобы на её горизонтальной линии был открыт хотя бы один транзистор, тогда на выходе y_j будет уровень логической единицы. Только отсутствие токов на всех горизонтальных линиях обеспечивает на вертикальной шине логический ноль, что определяет операцию дизъюнкции. В приведенном примере (рис. 17.1) реализуется функция, описываемая уравнениями (17.2).

Если соединить обе матрицы М1 и М2, как показано на рис. 17.2, то полученная схема будет реализовать систему булевых функций

(17.3)

Построение схем с матричной структурой сводится к определению точек пересечения шин, где должны быть включены полупроводниковые приборы. В табл. 17.1 столбцы содержат переменные х₁,..., х_L и функции у₁, ..., у_N .

Реализацию системы функций матрицами М1 и М2 можно показать в виде табл. 17.1.

Н

Таблица 17.1 –Программирование ПЛМ

Входы			Выходы
х1	х2	х3	у1	у2
0	0	0	1	∙
1	–	1	1	1
1	1	–	1	∙
–	1	1	∙	1

а пресечении j-й строки и столбца х_l (l = ) записываются:

– 1, если переменная х_i входит в j-ю конъюнкцию без инверсии;

– 0, если переменная х_i входит в j-ю конъюнкцию c инверсией;

– чёрточка (–), если переменная х_i не входит в j-ю конъюнкцию.

На пресечении j-й строки и столбца записываются:

– 1, если j-я конъюнкция входит в дизъюнкцию y_n;

– точка (∙), если j-я конъюнкция не входит в дизъюнкцию y_n.

Соответствующим образом любая система булевых функций у₁, ..., у_N входных переменных х₁, ..., х_L может быть реализована двухуровневой матричной схемой, на первом уровне которой создаются разные конъюнкции Р₁, ..., Р_В, а на втором – дизъюнкции у₁, ..., у_N соответствующих конъюнкций. В результате построение схемы с матричной структурой сводится к определению точек пересечения шин, где должны быть включены диоды или транзисторы.

Сложность матричной реализации оценивается суммарной ёмкостью (площадью) матриц. В общем случае в схеме, имеющей L входов; N выходов и В вертикалей площадь составляет

S(M) = S(M₁) + S(M₂) = 2LB + BN. (17.4)

На базе ПЛМ можно строить комбинационные цифровые устройства на довольно простых принципах.

Основным этапом разработки является составление таблицы программирования ПЛМ, являющейся инструкцией процедуры пережигания ненужных перемычек в матрицах.

С целью расширения функциональных возможностей использования ПЛМ промышленностью выпускаются её упрощённые варианты, например, программируемые матрицы вентилей, программируемые матрицы логики, программируемые мультиплексоры и т.п.