16.2. Демультиплексоры
Демультиплексоры осуществляют коммутацию одного информационного входа к одному из многих выходов с заданным адресом. Демультиплексоры имеют один информационный вход, множество выходов и адресные входы.
Так демультиплексоры осуществляют обратную, по отношению к мультиплексорам, операцию – демультиплексирования.
Демультиплексор можно реализовать по той же схеме, что и мульти-плексор, как показано на рис. 16.2, если все информационные входы х0, х1, х2, х3 соединить в один вход х.
Рисунок 16.2 – Демультиплексор 1…4: а) схема; б) условное обозначение
На этом рисунке приведен вариант построения схемы демультиплексора 1…4 на базе дешифратора адреса D1 и ключей на логических элементах 2И D2…D5. Первые входы элементов D2…D5 подключены к соответствующим выходам дешифратора адреса D1, а ко вторым подключена шина входного сигнала х.
Входы дешифратора а1, а2 – адресные. В зависимости от адресного числа только один из выходов дешифратора равен единице, поэтому он открывает лишь один из четырёх конъюкторов D2…D5.
Входная информация коммутируется к выходу только к одному из четырёх элементов D2 … D5, который открыт в соответствии с адресным числом. Исходя из этого, получаем логические уравнения демультиплексора:
y0
=
;
y1
=
;
(16.1)
y2
=
;
y3
=
.
Д
Таблица
16.2 – Состояния демультиплексора 1…4
Адресн. входы
Выходы
а2
а1
у0
у1
у3
у4
0 0 1 1
0 1 0 1
х 0 0 0
0 х 0 0
0 0 х 0
0 0 0 х
Демультиплексор работает следующим образом. Подставляя в уравнения (16.1) из табл. 16.2 адрес а2 = 0; а1 = 0, убеждаемся в том, что только на выходе у0 = х, т.е. входной сигнал х передаётся только к одному выходу у0. Это объясняется тем, что при адресе а2 = 0; а1 = 0 только выход 0 дешифратора D1 единичный. Поэтому для входного сигнала х открыт только конъюнктор D2.
При адресе а2 = 0; а1 = 1 таким же образом получим у1 = х и т.д.
Состояния выходов для других адресов видны из табл. 16.2.
16.3. Задание для расчета
1. Дайте схему мультиплексора либо демультиплексора (см. исходные данные) при работе с неполным дешифратором адреса 4-10.
2. Укажите потенциалы входов и выходов дешифратора адреса, которые соответствуют заданному варианту.
3. Заштриховать логические схемы, на выходе которых будет появляться входной сигнал.