- •Оглавление
- •1. Аналоговая схемотехника
- •2. Цифровая схемотехника
- •Введение
- •1. Аналоговая схемотехника
- •Тема 1. Делитель напряжения без нагрузки (на "холостом ходу") и под нагрузкой. Расчет делителя напряжения
- •1.1. Ключевые положения
- •1.2. Задание для расчета
- •1.3. Исходные данные
- •1.4. Выполнение расчета
- •1.5. Контрольные вопросы
- •1.6. Рекомендованная литература
- •Тема 2. Расчет выпрямителя. Выбор диода по справочнику
- •2.1. Ключевые положения
- •2.2. Задание для расчета
- •2.3. Исходные данные
- •2.4. Выполнение расчета
- •2.5. Контрольные вопросы
- •2.6. Рекомендованная литература
- •Тема 3. Биполярные транзисторы. Расчет усилителя на биполярном транзисторе с общим эмиттером
- •3.1. Ключевые положения
- •3.2. Задание для расчета
- •3.3. Исходные данные
- •3.4. Выполнение расчета
- •3.4.1. Разработка схемы
- •3.4.2. Выбор транзистора
- •3.4.3. Построение диаграммы работы усилителя
- •Расчет параметров усилителя
- •Контрольные вопросы
- •3.6. Рекомендованная литература
- •Тема 4. Параметрический стабилизатор напряжения. Коэффициент стабилизации
- •Ключевые положения
- •4.2. Задание для расчета
- •4.3. Исходные данные
- •Выполнение расчета
- •Контрольные вопросы
- •4.6. Рекомендованная литература
- •Тема 5. Каскады на операционных усилителях. Инвертирующий усилитель напряжения
- •5.1. Ключевые положения
- •5.2. Задание для расчета
- •5.3. Исходные данные
- •5.4. Выполнение расчета
- •1. Разработка схемы
- •Расчет усилителя
- •5.6. Рекомендованная литература
- •Тема 6. Каскады на операционных усилителях. Неинвертирующий усилитель напряжения
- •6.1. Ключевые положения
- •6.2. Задание для расчета
- •6.3. Исходные данные
- •6.4. Выполнение расчета
- •1. Разработка схемы.
- •Расчет схемы
- •6.5. Контрольные вопросы
- •6.6. Рекомендованная литература
- •Тема 7. Каскады на операционном усилителе. Инвертирующий сумматор
- •7.1. Ключевые положения
- •2. Расчет инвертирующего сумматора тока
- •7.5. Контрольные вопросы
- •7.6. Рекомендованная литература
- •2. Цифровая схемотехника
- •Тема 10. Логические функции булевого базиса
- •10.1. Ключевые положения
- •10.1.1. Функция логического отрицания не
- •10.1.2. Функция логического умножения и
- •10.1.3. Функция логического сложения или
- •10.1.4. Комбинированные логические функции
- •10.2. Задание для расчета
- •10.3. Исходные данные
- •10.4. Контрольные вопросы
- •10.5. Рекомендованная литература
- •Тема 11. Триггеры
- •11.1. Ключевые положения
- •11.1.1. Асинхронный rs-триггер
- •11.2. Задание для расчета
- •11.3. Исходные данные
- •11.4. Контрольные вопросы
- •11.5. Рекомендованная литература
- •Тема 12. Счетчики импульсов
- •12.1. Ключевые положения
- •Параметры счётчика
- •Классификация счётчиков
- •12.2. Последовательные двоичные счётчики
- •12.3. Задание для расчета
- •12.4. Исходные данные для расчета
- •12.5. Контрольные вопросы
- •12.6. Рекомендуемая литература
- •Тема 13. Двоично-десятичные счетчики. Декадное соединение счетчиков
- •13.1. Ключевые положения
- •13.1.1. Десятичные счётчики
- •13.1.2. Декадное соединение счетчиков
- •Тема 14. Регистры
- •14.1. Ключевые положения Классификация регистров
- •14.1.1. Последовательные регистры
- •14.1.2. Параллельные регистры
- •14.2. Задание для расчета
- •14.3. Исходные данные
- •14.5. Контрольные вопросы
- •14.6. Рекомендованная литература
- •Тема 15. Комбинационные устройства
- •15.1. Дешифраторы
- •15.2. Задание для расчета
- •15.3. Исходные данные
- •15.4. Пример выполнения расчета
- •15.5. Контрольные вопросы
- •15.6. Рекомендованная литература
- •Тема 16. Мультиплексоры и демультиплексоры
- •16.1. Мультиплексоры
- •16.2. Демультиплексоры
- •16.3. Задание для расчета
- •16.4. Исходные данные
- •16.5. Контрольные вопросы
- •16.6. Рекомендованная литература
- •Тема 17. Программируемые логические матрицы
- •17.1. Матричная схема
- •Плм, как правило, имеют два схемотехнических уровня: на первом из них создаются требуемые конъюнкции, а на втором – дизъюнкции. Обе матрицы соединяются каскадно.
- •17.2. Двухуровневые программируемые логические матрицы
- •17.3. Задание для расчета
- •17.4. Исходные данные
- •17.5. Указания к выполнению расчета
- •17.6. Контрольные вопросы
- •17.7. Рекомендованная литература
15.5. Контрольные вопросы
1. Расскажите, какие цифровые устройства называют шифраторами и для чего они предназначены.
2. Расскажите, какие цифровые устройства называют дешифраторами и для чего они предназначены.
3. Объясните, какие шифраторы (дешифраторы) называются полными, а какие – неполными.
15.6. Рекомендованная литература
1. Воробйова О.М. Основи схемотехніки: підручник / О.М. Воробйова, В.Д. Іванченко. – [2-ге вид.]. – Одеса: Фенікс, 2009. – С. 303 – 322.
2. Воробйова О.М. Основи схемотехніки: У 2-х частинах: навч. посіб. / О.М. Воробйова, В.Д. Іванченко. – Одеса: ОНАЗ ім. О.С. Попова, 2004. – Частина 2. – С. 288 – 309.
3 Воробьева Е. М. Основы схемотехники: конспект лекций в 2-х частях / Е.М. Воробьева В.Д Иванченко. – Одесса: ОНАС им. А.С. Попова, 2012. – Часть 2. – С. 10 – 16.
Тема 16. Мультиплексоры и демультиплексоры
16.1. Мультиплексоры
Мультиплексоры осуществляют коммутацию одного из многих информационных входов хі к единственному выходу у. Мультиплексоры имеют множество информационных входов, адресные входы, вход разрешения мультиплексирования (стробирующий вход) и один выход.
Каждому из информационных входов мультиплексора отвечает его адрес, представляющий собой номер, который задается двоичным числом на адресных входах.
На рис. 16.1 представлен вариант схемы мультиплексора 4…1, который выполняет коммутацию одного из четырёх сигналов х0, х1, х2, х3 к единственному выходу у.
Очевидно,
что число информационных входов
nинф
и число адресных входов nадр
связаны соотношением: nадр
=
.
Рисунок 16.1 – Мультиплексор 4…1: а) схема; б) условное обозначение
Коммутация одного из входов мультиплексора xi к единственному выходу y осуществляется тем, что конъюнкторы D2 … D5 являются ключами. Такой ключ открывает цепь при обоих единичных входах. Из всех выходов дешифратора адреса D1 только один имеет уровень единицы, поэтому только для этого адреса открыта одна из схем D2 … D5.
Учитывая логические уравнения дешифратора 4…1 (15.1), получаем логическое уравнение мультиплексора:
у
=
.
(16.1)
Для объяснения работы мультиплексора приведем таблицу его состояний (табл. 16.1).
Мультиплексор работает следующим образом.
Разрешение на срабатывание мультиплексора, в целом, определяется состоянием управляющего входа Е. При Е = 0, независимо от состояний адресных входов а2 и а1 (в табл. 16.1 обозначено крестиками Х), мультиплексор не срабатывает. Если Е = 1, то работа мультиплексора разрешается. Поэтому далее рассматриваются только нижние четыре строки табл. 16.1.
П
Таблица
16.1 – Состояния мультиплексора 4…1
Адресн.
входы
Управл. вход
Е
Вых. у
а2
а1
Х 0 1 0 1
Х 0 0 1 1
0 1 1 1 1
0 х0 х1 х2 х3
При адресном числе 01: а2 = 0 и а1 = 1. Подставляя эти значения в (16.1), получаем у = х1, т.е. к выходу передаётся только информация х1. Это объясняется тем, что только выход 1 дешифратора D1 единичен, а все остальные выходы D1 нулевые. Поэтому только элемент D3 открыт. При этом на выходе мультиплексора будет информация у = х1 ((либо 0, либо 1) и т.д.
При коммутации многоразрядных слов используют несколько мультиплексоров, выходы соединяются по схеме ИЛИ.
