- •Оглавление
- •1. Аналоговая схемотехника
- •2. Цифровая схемотехника
- •Введение
- •1. Аналоговая схемотехника
- •Тема 1. Делитель напряжения без нагрузки (на "холостом ходу") и под нагрузкой. Расчет делителя напряжения
- •1.1. Ключевые положения
- •1.2. Задание для расчета
- •1.3. Исходные данные
- •1.4. Выполнение расчета
- •1.5. Контрольные вопросы
- •1.6. Рекомендованная литература
- •Тема 2. Расчет выпрямителя. Выбор диода по справочнику
- •2.1. Ключевые положения
- •2.2. Задание для расчета
- •2.3. Исходные данные
- •2.4. Выполнение расчета
- •2.5. Контрольные вопросы
- •2.6. Рекомендованная литература
- •Тема 3. Биполярные транзисторы. Расчет усилителя на биполярном транзисторе с общим эмиттером
- •3.1. Ключевые положения
- •3.2. Задание для расчета
- •3.3. Исходные данные
- •3.4. Выполнение расчета
- •3.4.1. Разработка схемы
- •3.4.2. Выбор транзистора
- •3.4.3. Построение диаграммы работы усилителя
- •Расчет параметров усилителя
- •Контрольные вопросы
- •3.6. Рекомендованная литература
- •Тема 4. Параметрический стабилизатор напряжения. Коэффициент стабилизации
- •Ключевые положения
- •4.2. Задание для расчета
- •4.3. Исходные данные
- •Выполнение расчета
- •Контрольные вопросы
- •4.6. Рекомендованная литература
- •Тема 5. Каскады на операционных усилителях. Инвертирующий усилитель напряжения
- •5.1. Ключевые положения
- •5.2. Задание для расчета
- •5.3. Исходные данные
- •5.4. Выполнение расчета
- •1. Разработка схемы
- •Расчет усилителя
- •5.6. Рекомендованная литература
- •Тема 6. Каскады на операционных усилителях. Неинвертирующий усилитель напряжения
- •6.1. Ключевые положения
- •6.2. Задание для расчета
- •6.3. Исходные данные
- •6.4. Выполнение расчета
- •1. Разработка схемы.
- •Расчет схемы
- •6.5. Контрольные вопросы
- •6.6. Рекомендованная литература
- •Тема 7. Каскады на операционном усилителе. Инвертирующий сумматор
- •7.1. Ключевые положения
- •2. Расчет инвертирующего сумматора тока
- •7.5. Контрольные вопросы
- •7.6. Рекомендованная литература
- •2. Цифровая схемотехника
- •Тема 10. Логические функции булевого базиса
- •10.1. Ключевые положения
- •10.1.1. Функция логического отрицания не
- •10.1.2. Функция логического умножения и
- •10.1.3. Функция логического сложения или
- •10.1.4. Комбинированные логические функции
- •10.2. Задание для расчета
- •10.3. Исходные данные
- •10.4. Контрольные вопросы
- •10.5. Рекомендованная литература
- •Тема 11. Триггеры
- •11.1. Ключевые положения
- •11.1.1. Асинхронный rs-триггер
- •11.2. Задание для расчета
- •11.3. Исходные данные
- •11.4. Контрольные вопросы
- •11.5. Рекомендованная литература
- •Тема 12. Счетчики импульсов
- •12.1. Ключевые положения
- •Параметры счётчика
- •Классификация счётчиков
- •12.2. Последовательные двоичные счётчики
- •12.3. Задание для расчета
- •12.4. Исходные данные для расчета
- •12.5. Контрольные вопросы
- •12.6. Рекомендуемая литература
- •Тема 13. Двоично-десятичные счетчики. Декадное соединение счетчиков
- •13.1. Ключевые положения
- •13.1.1. Десятичные счётчики
- •13.1.2. Декадное соединение счетчиков
- •Тема 14. Регистры
- •14.1. Ключевые положения Классификация регистров
- •14.1.1. Последовательные регистры
- •14.1.2. Параллельные регистры
- •14.2. Задание для расчета
- •14.3. Исходные данные
- •14.5. Контрольные вопросы
- •14.6. Рекомендованная литература
- •Тема 15. Комбинационные устройства
- •15.1. Дешифраторы
- •15.2. Задание для расчета
- •15.3. Исходные данные
- •15.4. Пример выполнения расчета
- •15.5. Контрольные вопросы
- •15.6. Рекомендованная литература
- •Тема 16. Мультиплексоры и демультиплексоры
- •16.1. Мультиплексоры
- •16.2. Демультиплексоры
- •16.3. Задание для расчета
- •16.4. Исходные данные
- •16.5. Контрольные вопросы
- •16.6. Рекомендованная литература
- •Тема 17. Программируемые логические матрицы
- •17.1. Матричная схема
- •Плм, как правило, имеют два схемотехнических уровня: на первом из них создаются требуемые конъюнкции, а на втором – дизъюнкции. Обе матрицы соединяются каскадно.
- •17.2. Двухуровневые программируемые логические матрицы
- •17.3. Задание для расчета
- •17.4. Исходные данные
- •17.5. Указания к выполнению расчета
- •17.6. Контрольные вопросы
- •17.7. Рекомендованная литература
14.1.2. Параллельные регистры
Параллельные регистры или регистры памяти – это многоразрядные регистры параллельного действия с параллельными входами и параллельными выходами, в которых число разрядов определяется числом триггеров, на которых построен регистр.
Регистры памяти – это накопительные регистры. Их основное назначение – сбор двоичной информации небольшого объёма.
Первый младший разряд числа записывается и сохраняется в первом младшем разряде регистра, второй – во втором разряде и т.д. Старший разряд регистра принимает старший разряд числа.
Регистры памяти строятся на триггерах различных типов.
Однофазные параллельные регистры однотактного действия можно построить, например, на D-триггерах в количестве, равном числу входов регистра.
На рис. 14.7 приведена схема четырехразрядного однотактного параллельного регистра памяти на четырёх D-триггерах.
Запись числа А (а1, а2, а3, а4) выполняется синхроимпульсом С без предварительного сброса триггеров.
Каждый разряд числа А (а1, а2, а3, а4) подаётся на информационный вход D отдельного триггера D1…D4.
Число записывается в регистр фронтом синхроимпульса С, а считывать его с выходов Q каждого триггера можно в любое время после завершения процесса записи.
При С = 0 регистр находится в состоянии хранения записанной информации.
В общем случае регистры синхронизируются уровнями 1 либо 0, фронтом или срезом синхросигнала, в зависимости от типа используемого триггера.
С
уществуют
регистры, в ко-торых считывание информации
с выходов также синхронизируется. Однако
при этом запись и считывание должны
быть разнесены во времени.
Классификация регистров памяти осуществляется по трём признакам:
– однофазные параллельные регистры однотактного действия;
– однофазные параллельные регистры двухтактного действия;
– парафазные параллельные регистры.
Однофазные параллельные регистры однотактного действия сравнительно экономичны и надёжны. Быстродействие этих регистров выше примерно вдвое однофазных регистров двухтактного действия, но аппаратные затраты на реализацию однотактных регистров большие.
14.2. Задание для расчета
1. Определите количество разрядов разрабатываемого по заданию регистра.
2. Начертите схему заданого регистра.
3. Укажите потенциалы выхода каждого разряда регистра.
14.3. Исходные данные
1. Переведите в двоичный код десятичное число MN, которое соответствует вашему варианту.
2. Количество разрядов регистра выбирается таким, чтобы все значения кода числа, определенного в п. 1, оказались введенными в разрабатываемый регистр
3. Тип регистра выбирается по номеру варианта:
MN = 01…35 – последовательный регистр со сдвигом вправо;
MN = 36…70 – последовательный регистр со сдвигом влево;
MN = 71…99 – параллельный регистр.
14.5. Контрольные вопросы
1. Объясните назначение регистров сдвига.
2. Дайте схему и поясните работу регистра сдвига вправо.
3. Дайте схему и поясните работу регистра сдвига влево.
4. Объясните назначение параллельных регистров.
5. Дайте схему и поясните работу параллельного регистра сдвига однотактного действия.
