- •Оглавление
- •1. Аналоговая схемотехника
- •2. Цифровая схемотехника
- •Введение
- •1. Аналоговая схемотехника
- •Тема 1. Делитель напряжения без нагрузки (на "холостом ходу") и под нагрузкой. Расчет делителя напряжения
- •1.1. Ключевые положения
- •1.2. Задание для расчета
- •1.3. Исходные данные
- •1.4. Выполнение расчета
- •1.5. Контрольные вопросы
- •1.6. Рекомендованная литература
- •Тема 2. Расчет выпрямителя. Выбор диода по справочнику
- •2.1. Ключевые положения
- •2.2. Задание для расчета
- •2.3. Исходные данные
- •2.4. Выполнение расчета
- •2.5. Контрольные вопросы
- •2.6. Рекомендованная литература
- •Тема 3. Биполярные транзисторы. Расчет усилителя на биполярном транзисторе с общим эмиттером
- •3.1. Ключевые положения
- •3.2. Задание для расчета
- •3.3. Исходные данные
- •3.4. Выполнение расчета
- •3.4.1. Разработка схемы
- •3.4.2. Выбор транзистора
- •3.4.3. Построение диаграммы работы усилителя
- •Расчет параметров усилителя
- •Контрольные вопросы
- •3.6. Рекомендованная литература
- •Тема 4. Параметрический стабилизатор напряжения. Коэффициент стабилизации
- •Ключевые положения
- •4.2. Задание для расчета
- •4.3. Исходные данные
- •Выполнение расчета
- •Контрольные вопросы
- •4.6. Рекомендованная литература
- •Тема 5. Каскады на операционных усилителях. Инвертирующий усилитель напряжения
- •5.1. Ключевые положения
- •5.2. Задание для расчета
- •5.3. Исходные данные
- •5.4. Выполнение расчета
- •1. Разработка схемы
- •Расчет усилителя
- •5.6. Рекомендованная литература
- •Тема 6. Каскады на операционных усилителях. Неинвертирующий усилитель напряжения
- •6.1. Ключевые положения
- •6.2. Задание для расчета
- •6.3. Исходные данные
- •6.4. Выполнение расчета
- •1. Разработка схемы.
- •Расчет схемы
- •6.5. Контрольные вопросы
- •6.6. Рекомендованная литература
- •Тема 7. Каскады на операционном усилителе. Инвертирующий сумматор
- •7.1. Ключевые положения
- •2. Расчет инвертирующего сумматора тока
- •7.5. Контрольные вопросы
- •7.6. Рекомендованная литература
- •2. Цифровая схемотехника
- •Тема 10. Логические функции булевого базиса
- •10.1. Ключевые положения
- •10.1.1. Функция логического отрицания не
- •10.1.2. Функция логического умножения и
- •10.1.3. Функция логического сложения или
- •10.1.4. Комбинированные логические функции
- •10.2. Задание для расчета
- •10.3. Исходные данные
- •10.4. Контрольные вопросы
- •10.5. Рекомендованная литература
- •Тема 11. Триггеры
- •11.1. Ключевые положения
- •11.1.1. Асинхронный rs-триггер
- •11.2. Задание для расчета
- •11.3. Исходные данные
- •11.4. Контрольные вопросы
- •11.5. Рекомендованная литература
- •Тема 12. Счетчики импульсов
- •12.1. Ключевые положения
- •Параметры счётчика
- •Классификация счётчиков
- •12.2. Последовательные двоичные счётчики
- •12.3. Задание для расчета
- •12.4. Исходные данные для расчета
- •12.5. Контрольные вопросы
- •12.6. Рекомендуемая литература
- •Тема 13. Двоично-десятичные счетчики. Декадное соединение счетчиков
- •13.1. Ключевые положения
- •13.1.1. Десятичные счётчики
- •13.1.2. Декадное соединение счетчиков
- •Тема 14. Регистры
- •14.1. Ключевые положения Классификация регистров
- •14.1.1. Последовательные регистры
- •14.1.2. Параллельные регистры
- •14.2. Задание для расчета
- •14.3. Исходные данные
- •14.5. Контрольные вопросы
- •14.6. Рекомендованная литература
- •Тема 15. Комбинационные устройства
- •15.1. Дешифраторы
- •15.2. Задание для расчета
- •15.3. Исходные данные
- •15.4. Пример выполнения расчета
- •15.5. Контрольные вопросы
- •15.6. Рекомендованная литература
- •Тема 16. Мультиплексоры и демультиплексоры
- •16.1. Мультиплексоры
- •16.2. Демультиплексоры
- •16.3. Задание для расчета
- •16.4. Исходные данные
- •16.5. Контрольные вопросы
- •16.6. Рекомендованная литература
- •Тема 17. Программируемые логические матрицы
- •17.1. Матричная схема
- •Плм, как правило, имеют два схемотехнических уровня: на первом из них создаются требуемые конъюнкции, а на втором – дизъюнкции. Обе матрицы соединяются каскадно.
- •17.2. Двухуровневые программируемые логические матрицы
- •17.3. Задание для расчета
- •17.4. Исходные данные
- •17.5. Указания к выполнению расчета
- •17.6. Контрольные вопросы
- •17.7. Рекомендованная литература
Классификация счётчиков
В цифровых устройствах используется большое число типов счётчиков, отличающихся рядом параметров.
Для заданного модуля счёта М количество триггеров, необходимых для построения счётчика, определяется из условия ближайшего большего целого числа формулой
m = int [log2 M]. (12.3)
В зависимости от значения модуля счёта М счётчики бывают двоичными (по модулю М = 2m) и с произвольным модулем (М ≠ 2m), где число двоичных разрядов m округлено до большего целого. По этой классификации счётчики могут работать в двоичном и других кодах. (В дальнейшем рассматриваются только двоичные счётчики).
По целевому назначению счётчики подразделяют на три типа:
– суммирующие счётчики;
– вычитающие счётчики;
– реверсивные счётчики.
В суммирующем счётчике с каждым входным импульсом его содержимое увеличивается на единицу, а в вычитающем – уменьшается на единицу. Так, суммирующий счётчик выполняет прямой, а вычитающий – обратный счёт единиц, поступивших на его вход. Реверсивные счётчики работают в режиме либо прямого, либо обратного счёта.
По способу установки состояния разрядов счётчики подразделяют на синхронные и асинхронные. В синхронных счётчиках процесс установки любого нового состояния разрядов выполняется одновременно во всех разрядах счётчика. В асинхронных счётчиках состояния разрядов устанавливаются не одновременно, а последовательно.
По способу формирования сигналов переноса счётчики подразделяют на три группы: с последовательным, параллельным и последовательно- параллельным переносом. По этим признакам счётчики отличаются способами подачи входных импульсов.
В последовательном счётчике входные импульсы подаются только на вход первого триггера, а в параллельном – одновременно на синхровходы триггеров всех разрядов.
Последовательно-параллельные счётчики строят по принципу последовательного соединения нескольких параллельных счётчиков.
12.2. Последовательные двоичные счётчики
Последовательные счётчики строятся, как правило, из нескольких триггеров, каждый из которых работает как счётчик по модулю 2. При этом последовательное соединение триггеров выполняется таким образом, что выход триггера п-го разряда подключается непосредственно к счётному входу последующего триггера (п + 1)-го разряда.
Последовательные счётчики относятся к классу асинхронных, так как состояния разрядов в них устанавливаются последовательно после прихода очередного фронта или среза синхроимпульса С. Последовательные счётчики строятся на D- либо JК-триггерах.
Рисунок
12.1 – Последовательный суммирующий
счетчик: а)
схема; б)
условное обозначение
На рис. 12.1 дана схема последовательного суммирующего счётчика, двоичные разряды которого выполнены на D-триггерах со счётным запуском. Полагаем, что триггеры срабатывают по фронту сигналов, которые поступают на их синхровходы С.
На схеме рис. 12.1 обозначены:
C – счётный вход; R – вход сброса счётчика; Р – выход переполнения счётчика.
Счётный запуск работы триггеров обеспечивается соединением информационного D-входа с инверсным выходом собственного триггера.
Триггеры, входящие в состав счётчика, должны иметь входы сброса R, соединённые между собой и образующие вход сброса счётчика R. Перед началом работы или по необходимости на вход R подаётся единичный импульс, сбрасывающий все триггеры, после чего необходимо на входе R установить нулевой уровень.
Каждый
триггер счётчика является двоичным
разрядом, который харак-теризуется
так называемым весовым
коэффициентом. Весовой коэффициент
разряда определяется как
,
где n
–
порядковый номер триггера (разряда).
Так, первый триггер имеет весовой коэффициент 20 = 1, второй триггер с весовым коэффициентом 21 = 2, третий триггер имеет весовой коэффициент 22 = 4, четвёртый 23 = 8 и т.д.
Вход С первого триггера носит название суммирующего входа счётчика.
Принцип действия суммирующего счётчика иллюстрирует временная диаграмма его работы, показанная на рис. 12.2.
В
суммирующем счётчике каждый последующий
триггер запускается инверсным выходом
предыдущего
триггера.
Схема работает следующим образом.
Рисунок 12.2 – Временная диаграмма работы четырехразрядного суммирующего счетчика
С
приходом первого фронта импульса счёта
1 взводится первый триггер D1.
На его выходе Q1
устанавливается 1, а потенциал инверсного
выхода
изменяется
с 1 до 0, т.е.
формируется
срез. Поэтому состояние триггера D2
не меняется, так как триггер срабатывает
от фронта. На выходах счётчика Q4,
Q3,
Q2,
Q1
фиксируется число 0001.
Второй
входной импульс фронтом 2 сбрасывает
триггер D1.
На выходе
триггера
D1
появляется единица 1, являющаяся так
называемым импульсом переноса. При этом
фронтом
взводится триггер D2.
На выходах счётчика устанавливается
число 0010.
Фронт третьего импульса взводит первый триггер D1, не изменяя при этом единичное состояние второго триггера D2. Содержимое счётчика равно числу 0011.
С
приходом четвертого фронта переходят
в состояние нуля оба триггера D1
и D2,
а возникающий при этом импульс переноса
взводит
триггер D3.
Так на выходах счётчика появляется
число 0100.
Заполнение разрядов счётчика с каждым импульсом будет продолжаться до тех пор, пока счётчик не отсчитает максимальное число 1111 на 15-м импульсе на входе С первого триггера D1. При этом все триггеры взведены.
16-й
импульс переводит своим фронтом триггер
D1
в нулевое состояние, а импульсы переноса
и
сбрасывают
триггеры D2,
D3
и D4,
возвращая счётчик в исходное состояние
0000.
При
возвращении триггера D4
в нулевое состояние на выходе
возникает так называемый импульс
переполнения Р,
предназначенный для взвода следующего
разряда D5
(если он есть), чем фиксируется в счётчике
число 10000, т.е. 16.
С поступлением каждого входного импульса на суммирующий вход счётчика его содержимое увеличивается на единицу, как показано в табл. 12.1.
Таблица 12.1 – Состояния четырехразрядного суммирующего счётчика
Номер входного имп. |
Выходы |
Число в счётчике |
|||
Q4 |
Q3 |
Q2 |
Q1 |
||
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
2 |
0 |
0 |
1 |
0 |
2 |
3 |
0 |
0 |
1 |
1 |
3 |
4 |
0 |
1 |
0 |
0 |
4 |
5 |
0 |
1 |
0 |
1 |
5 |
6 |
0 |
1 |
1 |
0 |
6 |
7 |
0 |
1 |
1 |
1 |
7 |
8 |
1 |
0 |
0 |
0 |
8 |
9 |
1 |
0 |
0 |
1 |
9 |
10 |
1 |
0 |
1 |
0 |
10 |
11 |
1 |
0 |
1 |
1 |
11 |
12 |
1 |
1 |
0 |
0 |
12 |
13 |
1 |
1 |
0 |
1 |
13 |
14 |
1 |
1 |
1 |
0 |
14 |
15 |
1 |
1 |
1 |
1 |
15 |
16 |
0 |
0 |
0 |
0 |
0 |
По направлению счёта счётчики бывают как суммирующими, так и вычитающими. Изменение направления счёта на противоположное называется реверсом.
На рис. 12.3 дана схема вычитающего четырёхразрядного двоичного счётчика.
Сопоставляя
рис. 12.3 с рис. 12.1, убеждаемся в том, что
схема вычитающего счётчика (рис. 12.3)
отличается от суммирующего лишь тем,
что запуск последующего триггера
осуществляется не с инверсного выхода
предыдущего триггера, а с прямого Qi.
Принцип действия вычитающего счётчика иллюстрирует временная диаграмма его работы (см. рис. 12.4).
Рисунок 12.3 – Последовательный вычитающий счетчик: а) схема; б) условное обозначение
Рисунок 12.4 – Временная диаграмма работы вычитающего счетчика
Схема работает следующим образом.
С приходом первого фронта импульса счёта 1 взводится первый триггер D1.
Со взводом триггера D1 на его прямом выходе Q1 появляется фронт, которым взводится последующий триггер D2. Одновременно фронт выхода Q2 взводит триггер D3 и в этот же самый момент поступления первого импульса фронтом Q3 взводится четвёртый триггер D4.
Таким образом, в вычитающем счётчике с поступлением первого импульса взводятся все триггеры (в нашем случае – четыре).
Содержимое счётчика составляет 1111, т.е. 15. Так, с учётом заёма двоичного числа 10000 выполняется операция вычитания двоичных чисел
10000 – 0001 = 1111, т.е. 16 – 1 = 15.
Происхождение числа 15 объясняется математическим действием 16 – 1 = = 15, где 16 – число, заимствованное из старшего разряда с весовым коэффициентом 25 = 16.
Далее с каждым очередным входным импульсом содержимое счётчика уменьшается на единицу (табл. 12.2).
Второй входной импульс С сбросит первый триггер D1. Остальные триггеры не срабатывают, так как на выходе Q1 срез. Содержимое счётчика равно 1110, т.е. 16 – 2 = 14.
Входной импульс 3 взводит триггер D1, фронт выхода Q1 которого сбрасывает триггер D2. Остальные триггеры не срабатывают, так как на выходе Q2 срез. В счётчике останется число 1101, т.е. 16 – 3 = 13 и т.д.
Таблица
12.2 – Состояния четырех-разрядного
вычитающего счётчика
Номер
входного
имп.
Выходы
Число
в счётчике
Q4
Q3
Q2
Q1
0
0
0
0
0
0
1
1
1
1
1
15
2
1
1
1
0
14
3
1
1
0
1
13
4
1
1
0
0
12
5
1
0
1
1
11
6
1
0
1
0
10
7
1
0
0
1
9
8
1
0
0
0
8
9
0
1
1
1
7
10
0
1
1
0
6
11
0
1
0
1
5
12
0
1
0
0
4
13
0
0
1
1
3
14
0
0
1
0
2
15
0
0
0
1
1
16
0
0
0
0
0
После 15-го импульса С в счётчике останется взведенным только первый триггер D1. Содержимое счётчика равно 0001.
16-й импульс сбрасывает триггер D1, после чего счётчик обнуляется, а импульс переполнения Р передаётся в старший разряд.
