- •Оглавление
- •1. Аналоговая схемотехника
- •2. Цифровая схемотехника
- •Введение
- •1. Аналоговая схемотехника
- •Тема 1. Делитель напряжения без нагрузки (на "холостом ходу") и под нагрузкой. Расчет делителя напряжения
- •1.1. Ключевые положения
- •1.2. Задание для расчета
- •1.3. Исходные данные
- •1.4. Выполнение расчета
- •1.5. Контрольные вопросы
- •1.6. Рекомендованная литература
- •Тема 2. Расчет выпрямителя. Выбор диода по справочнику
- •2.1. Ключевые положения
- •2.2. Задание для расчета
- •2.3. Исходные данные
- •2.4. Выполнение расчета
- •2.5. Контрольные вопросы
- •2.6. Рекомендованная литература
- •Тема 3. Биполярные транзисторы. Расчет усилителя на биполярном транзисторе с общим эмиттером
- •3.1. Ключевые положения
- •3.2. Задание для расчета
- •3.3. Исходные данные
- •3.4. Выполнение расчета
- •3.4.1. Разработка схемы
- •3.4.2. Выбор транзистора
- •3.4.3. Построение диаграммы работы усилителя
- •Расчет параметров усилителя
- •Контрольные вопросы
- •3.6. Рекомендованная литература
- •Тема 4. Параметрический стабилизатор напряжения. Коэффициент стабилизации
- •Ключевые положения
- •4.2. Задание для расчета
- •4.3. Исходные данные
- •Выполнение расчета
- •Контрольные вопросы
- •4.6. Рекомендованная литература
- •Тема 5. Каскады на операционных усилителях. Инвертирующий усилитель напряжения
- •5.1. Ключевые положения
- •5.2. Задание для расчета
- •5.3. Исходные данные
- •5.4. Выполнение расчета
- •1. Разработка схемы
- •Расчет усилителя
- •5.6. Рекомендованная литература
- •Тема 6. Каскады на операционных усилителях. Неинвертирующий усилитель напряжения
- •6.1. Ключевые положения
- •6.2. Задание для расчета
- •6.3. Исходные данные
- •6.4. Выполнение расчета
- •1. Разработка схемы.
- •Расчет схемы
- •6.5. Контрольные вопросы
- •6.6. Рекомендованная литература
- •Тема 7. Каскады на операционном усилителе. Инвертирующий сумматор
- •7.1. Ключевые положения
- •2. Расчет инвертирующего сумматора тока
- •7.5. Контрольные вопросы
- •7.6. Рекомендованная литература
- •2. Цифровая схемотехника
- •Тема 10. Логические функции булевого базиса
- •10.1. Ключевые положения
- •10.1.1. Функция логического отрицания не
- •10.1.2. Функция логического умножения и
- •10.1.3. Функция логического сложения или
- •10.1.4. Комбинированные логические функции
- •10.2. Задание для расчета
- •10.3. Исходные данные
- •10.4. Контрольные вопросы
- •10.5. Рекомендованная литература
- •Тема 11. Триггеры
- •11.1. Ключевые положения
- •11.1.1. Асинхронный rs-триггер
- •11.2. Задание для расчета
- •11.3. Исходные данные
- •11.4. Контрольные вопросы
- •11.5. Рекомендованная литература
- •Тема 12. Счетчики импульсов
- •12.1. Ключевые положения
- •Параметры счётчика
- •Классификация счётчиков
- •12.2. Последовательные двоичные счётчики
- •12.3. Задание для расчета
- •12.4. Исходные данные для расчета
- •12.5. Контрольные вопросы
- •12.6. Рекомендуемая литература
- •Тема 13. Двоично-десятичные счетчики. Декадное соединение счетчиков
- •13.1. Ключевые положения
- •13.1.1. Десятичные счётчики
- •13.1.2. Декадное соединение счетчиков
- •Тема 14. Регистры
- •14.1. Ключевые положения Классификация регистров
- •14.1.1. Последовательные регистры
- •14.1.2. Параллельные регистры
- •14.2. Задание для расчета
- •14.3. Исходные данные
- •14.5. Контрольные вопросы
- •14.6. Рекомендованная литература
- •Тема 15. Комбинационные устройства
- •15.1. Дешифраторы
- •15.2. Задание для расчета
- •15.3. Исходные данные
- •15.4. Пример выполнения расчета
- •15.5. Контрольные вопросы
- •15.6. Рекомендованная литература
- •Тема 16. Мультиплексоры и демультиплексоры
- •16.1. Мультиплексоры
- •16.2. Демультиплексоры
- •16.3. Задание для расчета
- •16.4. Исходные данные
- •16.5. Контрольные вопросы
- •16.6. Рекомендованная литература
- •Тема 17. Программируемые логические матрицы
- •17.1. Матричная схема
- •Плм, как правило, имеют два схемотехнических уровня: на первом из них создаются требуемые конъюнкции, а на втором – дизъюнкции. Обе матрицы соединяются каскадно.
- •17.2. Двухуровневые программируемые логические матрицы
- •17.3. Задание для расчета
- •17.4. Исходные данные
- •17.5. Указания к выполнению расчета
- •17.6. Контрольные вопросы
- •17.7. Рекомендованная литература
10.2. Задание для расчета
1. Нарисуйте условное обозначение логического элемента, который выполняет заданную логическую функцию.
2. Запишите заданную логическую функцию в виде алгебраического выражения.
3. Составьте таблицу истинности заданной логической функции.
4. Объясните в масштабе временную диаграмму работы заданного логического элемента.
10.3. Исходные данные
1. Выбор логической функции осуществляется по цифрам М и N зачетной книжки. Если номера зачетной книжки соответствуют указанным значениям, то MN = 01…20 – выполняете задание для логической функции «НЕ»;
MN = 21…40 – выполняете задание для логической функции «2ИЛИ»;
MN = 41…60 – выполняете задание для логической функции «2И»;
MN = 61…80 – выполняете задание для логической функции «2ИЛИ-НЕ»;
MN = 81…00 – выполняете задание для логической функции «2И-НЕ».
2. Данные для построения временных диаграмм:
уровень логического нуля: U0=(0.2+0.05*N) В;
уровень логической единицы: U1=(5+0.1*M) B.
10.4. Контрольные вопросы
1. Какие сигналы называют цифровыми.
2. Какая система исчисления называется двоичной.
3. Что представляет собой логическая функция.
4. Какой набор логических функций является полным.
5. Какие существуют формы представления логических функций.
6. Что представляет собой логическая функция НЕ.
7. Что представляет собой логическая функция И.
8. Что представляет собой логическая функция ИЛИ.
9. Какая функция называется стрелкой Пирса.
10. Какая функция называется элементом Шеффера.
10.5. Рекомендованная литература
1. Воробйова О.М. Основи схемотехніки: підручник / О.М. Воробйова, В.Д. Іванченко. – [2-ге вид.]. – Одеса: Фенікс, 2009. – C. 195 – 210.
2. Воробйова О.М. Основи схемотехніки: У 2-х частинах: навч. посіб. / О.М. Воробйова, В.Д. Іванченко. – Одеса: ОНАЗ ім. О.С. Попова, 2004. – Частина 2. – C. 183 – 198.
3. Воробьева Е.М. Основы схемотехники: конспект лекций в 2-х частях / Е.М. Воробьева, В.Д. Иванченко. – Одесса: ОНАС им. А.С. Попова, 2011. – Часть 1. – С. 137-152.
Тема 11. Триггеры
11.1. Ключевые положения
Триггеры – это элементы с двумя устойчивыми состояниями. Триггеры являются наиболее распространёнными функциональными элементами цифровых систем. Они применяются в счётчиках импульсов, регистрах, запоминающих устройствах, распределителях импульсов и пр.
Триггером является логическая схема с положительной обратной связью, имеющая два устойчивых состояния, которая под действием внешних сигналов переключается в любое состояние и находится в этом состоянии неограниченное время после исчезновения входных сигналов.
Триггеры
имеют два выхода, по уровням которых
можно судить о состоянии триггера. Один
из выходов называется прямым
или
единичным
и обозначается Q,
а второй – инверсным
или
нулевым
(рис. 11.1).
Рисунок 11.1 – Обобщенная структурная схема триггера
Первое
из двух состояний триггера принимается
нулевым
и носит название сброшенного.
При этом его прямой выход Q
находится под нулевым потенциалом, т.е.
Q = 0,
а инверсный выход находится под единичным
потенциалом, т.е.
=
1.
Второе состояние триггера – единичное, когда Q = 1, а = 0, и называется взведенным.
Переключение триггера в единичное состояние называется взводом, а в состояние нуля – сбросом.
Обобщённая структурная схема триггера (рис. 11.1) состоит из двух частей: элемента памяти – собственно триггера Т и схемы управления СУ, на которую поступают внешние сигналы управления работой схемы.
Входы А1, …, Аn называют информационными или логическими. К ним подводят двоичную информацию в виде логических нулей либо единиц.
С помощью схемы управления СУ входная информация преобразуется в комбинации сигналов 00, 01, 10, 11, действующих непосредственно на входах а1, …, аn, собственно триггера.
Схема триггера, кроме логических, может иметь тактовые входы синхронизации (С1, …, Сn), управляющие входы (V1, … , Vn), а также установочные S- и R-входы непосредственного взвода или сброса триггера.
Вход S (Set- установка) – вход установки единичного состояния или единичный вход.
Вход R (Reset-сброс) – вход установки нулевого состояния или нулевой вход.
Тактовые или синхронизирующие сигналы, которые подводятся к входам С1, … ,Сn, определяют в СУ момент записи или считывания состояния, т.е. момент переключения триггера.
Классифицируют триггеры по многим признакам: по схемной реализации, по логике функционирования, по способу записи информации.
По способу записи информации различают два типа триггеров: асинхронные и синхронные.
К асинхронным относятся триггеры, которые имеют только информационные входы без входа синхронизации. Запись информации в них происходит в момент поступления сигнала, который подаётся на информационный вход триггера.
Отличительной особенностью синхронных триггеров является наличие дополнительного тактового (синхронизирующего) входа С для подачи синхро-низирующих импульсов, осуществляющих запись информации. При этом синхронные триггеры подразделяются на триггеры однотактного и многотактного действий. В триггерах однотактного действия срабатывание происходит с поступлением каждого синхроимпульса. В триггерах многотактного действия запись информации завершается в конце действия n-го тактового импульса.
В триггерах различают входы статические и динамические.
На статические входы подают потенциальные цифровые сигналы для переключения триггера, т.е. такие сигналы х, которые несут уровни х = 0 либо х = 1.
Динамические входы управляются импульсными сигналами, длительность которых бесконечно мала, т.е. при изменении входного сигнала от нуля до единицы (фронтом) либо, наоборот, при изменении входного сигнала от единицы до нуля (срезом). Тип управления синхросигналами (фронтом или срезом) указывается в технических параметрах триггера.
