2). Быстродействие.
В аналоговых схемах транзисторы работают в режиме малого сигнала в пологой области ВАХ.
Их быстродействие определяется предельной частотой.
В
цифровых схемах
емкость нагрузки C
складывается из входных емкостей
следующих вентилей (CIN
) и емкости
соединительных трасс (Cl).
При K >> 1
(G
0) время
задержки:
,
где
выходной и
входной перепада напряжения,
— переключаемый заряд,
— переключающий ток,
— средняя крутизна (
),
(
).
Таким образом,
.
Возможны два предельных случая:
А). Короткие линии связи: Сl << CGS , и
.
Таким образом, предельная частота транзистора определяет быстродействие таких схем. Это схемы с регулярной логической структурой (счетчики, регистры и т.п.).
Б). Длинные линии связи: Сl >> CGS , и
.
В таких схемах быстродействие определяется крутизной ВАХ транзистора. Это схемы с нерегулярной логической структурой (АЛУ и т.п.).
Заметим,
что значения gS
и CGS
пропорциональны
ширине канала Z,
а
не зависит
от Z
. Поэтому в случае А) быстродействие не
зависит от ширины канала, а в случае Б)
— увеличивается с увеличением ширины
канала транзисторов.
В СБИС с нерегулярной логической структурой большую часть площади кристалла занимают коммуникационные тракты (при 104 вентилях на чипе ~ 90 %). Поэтому умеренное увеличение ширины каналов не приводит к увеличению размеров кристалла и, следовательно, длины трактов.
Площадь кристалла и длина трактов зависят от технологичесих норм (минимальной ширины трактов и числа слоев разводки).
Разумеется,
при чрезмерном увеличении ширины каналов
нарушится неравенство Сl
>> CGS
, а площадь
кристалла и длина трактов увеличатся.
Поэтому желательно иметь транзисторы
с высоким
значением удельной
крутизны
(
— ширина канала).
Выводы по разделам 1-2.
Важнейшими параметрами МДПТ являются:
- собственный коэффициент усиления KS ;
- предельная частота ;
-
удельная
крутизна ВАХ
.
К основным параметрам следует также отнести:
пороговое напряжение VТ ,
величина которого должна обеспечить оптимальные условия работы транзистора в схеме, и
напряжение насыщения VDS S .
Снижение VDS S расширяет диапазон работы транзистора в пологой области ВАХ и приближает среднюю крутизну к максимальному значению gS .
3. Основные параметры идеализированного транзистора Пороговое напряжение
На рис. 3.1 представлена энергетическая диаграмма МДП транзистора (сечение канала) при VSB = VDS = 0; VGS = VT.
Равновесная
концентрация дырок в подложке р0
и концентрация электронов на поверхности
канала
при VGS = VT
определяются соотношениями
;
,
откуда 
.;
(N — концентрация примеси в подложке)
Из
рис. 3.1 следует, что пороговое напряжение
есть сумма контактной разности потенциалов
металл (затвора) – полупроводник
(подложка)
,
поверхностного потенциала
и напряжения на диэлектрике
:
(3.1)
(верхний знак здесь и ниже соответствует п-каналу, нижний — р-каналу). Нпряжение на диэлектрике определяется соотношением
,
(3.2)
где
— поле в диэлектрике, 
— поверхностная плотность заряда на
границе диэлектрик – подложка,
—
(3.3)
поверхностная. плотность заряда примесных ионов в ОПЗ,
—
(3.4)
удельная емкость диэлектрика,
—
(3.5)
э
ффективная
толщина диэлектрика,
—
(3.6)
толщина ОПЗ при VSB = VDS = 0; VGS = VT.
Подстановка (3.2), (3.4) и (3.5) в (3.1) дает:
.
(3.7а)
При
определении порогового напряжения
принять считать, что оно соответствует
напряжению затвор-исток, при котором
.
При этом
,
и
.
(3.7б)
Влияние потенциала подложки на пороговое напряжение иллюстрируется рисунком 3.4.
При VSB > 0 система не является равновесной (р-п переходы подложка-исток, подложка-сток и подложка-канал закрыты; через них протекает обратный ток).
Поэтому
,
и в формуле (3.6) для ширины ОПЗ следует сделать замену
):
.
(3.8)
Эта поправка изменяет пороговое напряжение (по сравнению со случаем VSB = 0) на величину
.
(3.9)
З
десь
[B1/2]
— коэффициент подложки.
В п-канальных транзисторах при увеличении VSB VT возрастает.
В р-канальных транзисторах при увеличении VSB VT снижается.