6.2.2 Построение озу большой емкости.

Для увеличения емкости ОЗУ применяют принцип блочного построения. Многоблочная память состоит из нескольких моду­лей, количество которых зависит от емкости памяти. Например, для построения ОЗУ емкостью 64К 16 – разрядных слов необходимо объединить в общую схему 16 модулей по 4 Кслова или 32 модуля по 2 Кслова, или 8 модулей по 8Кслов и т.д. Иначе говоря, в основе модулей можно построить память любой емкости. Адрес ячейки в многоблочном ЗУ состоит из двух частей: старшие разряды - адрес модуля, остальные разряды - адрес ячейки в модуле. Для примера рассмотрено построение памяти емкостью 64 Кслов на основе модулей объемом 4 Кслов. Адреса памяти 16-разрядные, т.к. 64 Кслов = 2° х 2¹⁰ = 2¹⁶ (рисунок 9).

Рисунок 9 - Структура адреса для ЗУ емкостью 64К 16 – разрядных слов с матрицей 4096 х 1.

Внутри модуля для выбора ячейки используются разряды 0…11 (12 разрядов, т. к. 4К=2² *2¹⁰ =2¹²). Всего в состав ЗУ входит 16 модулей, поэтому для выбора модуля используются четыре разряда 12…15 (16=2⁴). На рисунке 3.10 показана организация ОЗУ. В пределах всего ЗУ запараллелены одноименные адресные цепи всех модулей (цепи А₀ …А₁₁) и одноименные информационные цепи входов (Д_i) и выходов (Д₀). Адресные цепи А_0…А₁₁ соединены с соответствующими разрядными регистрами адреса (РА). Информационные цепи образуют 16-разрядные шины записи и чтения. Для выбора модуля имеется дешифратор адреса модуля. Во входы ДшАМ включены цепи от РА. Входы ДшАМ соединены с дешифратором строк и столбцов микросхем разных модулей. Через вход ДшАМ на микросхемы выбираемого модуля подается сигнал выбора модуля (ВМ), по которому разрешается работа микросхем. Обращение к ячейке многоблочного ОЗУ производится в следующем порядке.

1. На шину адреса выставляется 16-разрядный адрес, который записывается в РА. Разряды А₀ …А₁₁ подаются из РА на все модули, разряды А₁₂ …А₁₅ –на вход ДшАМ.

Рисунок 10 - Схема ЗУ емкостью 64К 16 – разрядных слов с матрицей 4096х1.

2. По результатам дешифрации адреса модуля (разряды А12…А15) выдается один из 16 сигналов ВМ (возбуждается один из 16 выходов ДшАМ). По сигналу ВМ разрешается работа дешифраторов строк и столбцов микросхем выбранного модуля. В результате дешифрации разрядов А0…А11 становится доступной для обращения одна из ячеек модуля. В выбранные ЗЭ можно записать слово через шину записи или прочитать слово из выбранных ЗЭ. Например, в РА записывается адрес, показанный на рисунке 11:

Рисунок 11 - Структура адреса.

По результатам дешифрации адреса будут доступны для обращения ЗЭ, находящиеся на пересечении 55 строки и 40 столбца в микросхемах 6 модуля.

В ОЗУ, показанном на рисунке 3.10, применяется две ступени дешифрации адреса: первая ступень - дешифрация адреса модуля, вторая ступень - дешифрация адреса ячейки в модуле. Возможен вариант построения ЗУ с тремя ступенями дешифрации (рисунок 12).

При этом варианте модули объединяются в блоки, и адрес ячейки состоит из трех частей: адреса блока, адреса модуля в блоке и адреса ячейки в модуле. Например, модули объемом 4 Кслов могут быть объединены в блоки по 4 модуля (объем блока 16 Кслов). ОЗУ емкостью 64 Кслов будет состоять из 4-х блоков. Адреса шестнадцатиразрядные (рисунок 11).

Рисунок 12 - Структура адреса при трехступенчатой дешифрации адреса

В схеме ОЗУ (рисунок 13) для дешифрации адреса используются:

1. ДшАБ-дешифратор адреса блока, выдает один из четырех сигналов ВБ, по которому разрешается работа ДшАМ нужного блока.

2. Четыре ДшАМ (по одному на каждый блок), выдает один из четырех сигналов ВМ, по которому разрешается работа дешифраторов строк и столбцов микросхем нужного модуля.

3.Дешифраторы строк и столбцов, обеспечивающие выбор запоминающих элементов.

Рисунок 13 - Структурная схема ЗУ при трехступенчатой дешифрации адреса.

Например, в РА записан адрес, показанный на рисунке 14:

Рисунок 14 - Значения адреса при трехступенчатой адресации

По результатам дешифрации будет разрешена работа ДщАМ в пер­вом блоке и дешифраторов строк и столбцов микросхем 2-го мо­дуля. Станут доступны для обращения ЗЭ микросхем этого моду­ля, находящиеся на пересечении 55-ой строки и 40-го столбца.

При трехступенчатой дешифрации упрощаются схемы дешифраторов (ДшАБ и ДшВМ имеют по 2 входа и 4 выхода), но снижа­ется быстродействие из-за увеличения времени доступа.