Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
TV_12 .doc
Скачиваний:
0
Добавлен:
01.07.2025
Размер:
151.04 Кб
Скачать

12.6. Сложные триггеры

На базе RS-триггеров строятся триггеры с более сложной логической структурой. На рис. 12.8 показаны структурная схема и графическое изображение JK-триггера, состоящего из двух RS-триггеров и имеющего кроме тактового входа С, установочных входов S и R также два информационных (логических) входа, J и К (таких объединенных логикой И входов может быть несколько). На установочные входы постоянно подаются единичные уровни. Если же необходимо установить триггер в состояние 0 или 1, то следует подать 0 в первом случае на вход R, во втором — на вход S. Обе триггерные ступени (Яз, Я4 и Я;, Яв) при этом одновременно принимают одинаковое состояние. Указанная операция, естественно, должна, выполняться при отсутствии синхронизирующего сигнала на тактовом входе С. После выполнения операции необходимо на входах S и R восстановить единичные уровни. Сигналы, поданные на логические входы J и К, управляют триггером только в моменты действия на входе С синхронизирующих сигналов. Если эти сигналы отсутствуют, т. е. на входе С—0, то на выходах ячеек 3И—НЕ, Я1 и Я2, независимо от уровней сигналов на их других входах, будет комбинация 1—1, которая не оказывает влияния на состояние первой, а следовательно, и второй триггерных ступеней. Сигналы на логических входах J и К следующим образом воздействуют на состояние JK-триггера: комбинация О—О не изменяет состояния триггера; комбинация I—0 переводит триггер в состояние 1; комбинация 0—1 переводит триггер в состояние 0; комбинация 1—1 с приходом каждого синхронизирующего сигнала (импульса) изменяет состояние триггера на обратное, т. е. триггер работает в счетном режиме.

Рис. 12.8. JK-триггер:

а — структурная схема, б — условное обозначение

Следует заметить, что любое состояние триггера устанавливается не в момент начала, а после прекращения действия синхронизирующего импульса: изменение уровня этого импульса с 0 на 1 приводит к срабатыванию первой триггерной ступени (Яз, Я4), а затем, когда значение импульса изменяется с 1 на 0, состояние первой ступени копирует вторая (выходная) триггерная ступень.

На рис. 12.9 приведена временная диаграмма работы JK-триггера в счетном режиме (на входах S, R, J, К — единичные уровни) при нулевом начальном состоянии (на выходе Q—0).

Кроме JK-триггеров наиболее часто применяются еще так называемые D-триггеры и Т-триггеры, графические изображения которых приведены на рис. 12.10.

D'-триггер имеет один логический вход D, состояние которого с каждым синхронизирующим импульсом передается на выход, т. е. сигнал на прямом выходе Q представляет собой задержанный на время действия синхронизирующего импульса (на один такт) входной сигнал. Для перевода D-триггера в счетный режим достаточно соединить его инверсный выход Q с логическим входом D (на рис. 12.10 показано штриховой линией).

Т-триггер также имеет один логический вход Т. Если на этот вход подана 1, то триггер работает в счетном режиме г ш подан 0, то синхронизирующие импульсы не изменяют состояния триггера.

Из трех рассмотренных триггеров со сложной логической структурой. JK-триггер является универсальным, так как, выполнив показанные на рис. 12.11 соединения, из него легко можно получить и D-триггер, и Т-триггер.

Следует заметить, что в JK-. D-, Т-триггерах установочные входы S и R могут отсутствовать.

Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]