Лабораторная работа №2 Исследование основных логических элементов и комбинационных устройств

Литература:

1. А.А. Коваленко, М.Д. Петропавловский. Основы микроэлектроники: Учебное пособие. ‑ Барнаул: Изд‑во БГПУ, 2005. – 222 с.

2. В.С. Ямпольский Основы автоматики и ЭВТ. – М.: Просвещение. - 1991. - §3.1 ‑3.4

3. Лекции

4. Руководство к выполнению виртуальных лабораторных работ с помощью программы моделирования электрических схем Electronic Workbench 5.12

Ход работы:

1. Включить терминал, подключиться к локальной сети и загрузить сайт «Основы микроэлектроники». Выбрать номер лабораторной работы, зарегистрироваться и приступить к выполнению заданий согласно появляющимся на экране инструкциям и данному описанию.

2. В каждом из 10 заданий выделить из приведенной схемы цифрового автомата узел, содержащий только логические элементы, и изобразить его принципиальную схему, используя УГО российского стандарта

3. Смоделировать работу каждой схемы средствами Electronic Workbench и составить таблицу истинности исследуемого устройства

4. Определить логическую функцию исследуемого устройства и привести его условное графическое изображение (УГО)

5. В каждом задании составить дополнительно две схемы реализации той же логической функции на элементах 2И-НЕ (элемент Шеффера) и элементах 2ИЛИ-НЕ (элемент Пирса), используя минимальное количество вентилей

6. В задании 11 по аналогии с предыдущими схемами дополнить приведенное устройство схемой узла, позволяющего подавать на входы Х1Х3 произвольную комбинацию логических сигналов и индицировать состояние каждого входа и выхода. Исследовать работу схемы аналогично предыдущим заданиям

Отчет к каждому заданию лабораторной работы оформлять по образцу, приведенному в ПРИЛОЖЕНИИ 1.

При защите работы уметь объяснить каждый из полученных результатов.

ПРИЛОЖЕНИЕ 1

Фрагмент отчета (на примере одного задания)

Задание 1.

Пример схемы, приведенной в задании.

В таком виде перерисовывать её не нужно!

Фрагмент отчета по данному заданию приводится ниже.

Задание 1: выполняемая схемой функция ‑ «2И-НЕ»

Схема: УГО: Таблица истинности:

X1	X2	Y
0 0 1 1	0 1 0 1	1 1 1 0

«2И-НЕ» на элементах Шеффера. «2И-НЕ» на элементах Пирса.

ПРИЛОЖЕНИЕ 2

УГО и таблицы истинности некоторых логических элементов

1. Элемент «2И-НЕ»

X1	X2	Y
0 0 1 1	0 1 0 1	1 1 1 0

2. Элемент «2ИЛИ-НЕ»

X1	X2	Y
0 0 1 1	0 1 0 1	1 0 0 0

3. Элемент «исключающее ИЛИ»

X1	X2	Y
0 0 1 1	0 1 0 1	0 1 1 0

ПРИЛОЖЕНИЕ 3

Примеры условных графических обозначений логических элементов по ГОСТ (российский стандарт) и ANSI (American National Standard Institute)

УГО по ANSI	УГО по ГОСТ	Функциональное назначение
		«2И» (2-Input AND Gate)
		«3И» (3-Input AND Gate)
		«2И-НЕ» (2-Input NAND Gate)
		«2ИЛИ» (2-Input OR Gate)
		«2ИЛИ-НЕ» (2-Input NOR Gate)
		«3ИЛИ-НЕ» (3-Input NOR Gate)
		«НЕ» (NOT Gate)
		«исключающее ИЛИ» (2-Input XOR Gate)
		«исключающее ИЛИ-НЕ» (2-Input XNOR Gate)
		6-входовый сумматор по модулю 2 (6-Input XOR Gate)

Лабораторная работа № 3.

Исследование триггеров RS-, RST-, D- и JK-типов.

Литература:

1. А.А. Коваленко, М.Д. Петропавловский. Основы микроэлектроники: Учебное пособие. ‑ Барнаул: Изд‑во БГПУ, 2005. – 222 с.

2. В.С. Ямпольский. Основы автоматики и электронно-вычислительной техники. – М.: Просвещение. – 1991. – 223 с.

3. Лекции

4. Руководство к выполнению виртуальных лабораторных работ с помощью программы моделирования электрических схем Electronic Workbench 5.12

Ход работы:

7. Включить терминал, подключиться к локальной сети и загрузить сайт «Основы микроэлектроники». Выбрать номер лабораторной работы, зарегистрироваться и приступить к выполнению заданий согласно появляющимся на экране инструкциям и данному описанию

8. Исследуйте работу асинхронного RS-триггера с инверсными входами на логических элементах 2И-НЕ.

Пользуясь программой Electronics Workbench, соберите схему триггера, приведенную на рисунке.

Для управления триггером используйте переключатели (Switch), подсоединяющие входы к клемме плюса питания (V_cc) либо к клемме земли (Ground), а для индикации состояния входов и выходов – пробники (соответственно Green Probe и Red Probe).

Исследование провести в следующем порядке:

1. установите на входах состояние =0 =1, что соответствует 1-ой комбинации в таблице состояний

2. включите моделирование

3. изменяя состояния входов в строгом соответствии с таблицей, с помощью мышки выберите в каждой строке вид операции, выполняемой триггером

Таблица состояний триггера

№ комбинации			Операция
1	0	1	Установка выхода
2	1	1
3	1	0
4	1	1
5	0	1
6	0	0

В сокращенном варианте таблицу состояний RS-триггера с инверсными входами принято изображать в следующем виде (при данной комбинации входных сигналов выход Q устанавливается в указанное состояние независимо от его предыдущего состояния):

З

t		t+1
0	1	1
1	0	0
0	0	N
1	1	(t)

десь символ (t+1) означает состояние триггера «в следующем такте», т.е. после установления выхода в соответствии со входными сигналами

Примечание: (в этой и других подобных таблицах приняты следующие обозначения):

X	- безразличное (любое) состояние входа
N	- состояние выходов для недопустимой комбинации входных сигналов
Q(t)	- режим хранения информации (состояние в предыдущем такте)
(t)	- изменение состояния выхода триггера на противоположное.

9. Исследуйте работу асинхронного RS-триггера с прямыми входами на логических элементах 2И-НЕ.

Для этого добавьте к собранной схеме еще 2 элемента 2И-НЕ, чтобы получить триггер с прямыми входами (см. рисунок), и на основе эксперимента в среде Electronics Workbench по аналогии с предыдущим заданием заполните таблицу его состояний

10. Исследуйте работу синхронизируемого RS-триггера (RST-триггера).

Для этого откройте схему RST-триггера (файл E:\MeLabs\Lab3\rst_trig_analis.EWB), ко входам которого подключен генератор слова (Word Generator), а все входные и выходные сигналы контролируются логическим анализатором (Logic Analyzer). Разверните панель генератора слова и установите для него режим пошаговой работы (Step). Введите в память генератора 16-ричные коды слов Вашего варианта. Разверните панель логического анализатора. Включите моделирование и, последовательно нажимая ЛКМ на находящуюся на панели генератора слова клавишу «Step», сгенерируйте всю тестовую последовательность. Зарисуйте в тетрадь полученные логическим анализатором диаграммы. Заполните потактовую таблицу состояний триггера.

Таблица состояний триггера

Информац. сигнал	Номера тактов
	1	2	3	4	5	6	7	8	9	10
C
R
S
Q

11. Исследуйте работу статического и динамического D‑триггеров. Откройте схему параллельно включенных статического и динамического D‑триггеров (файл E:\MeLabs\Lab3\D_trig.EWB), ко входам которых подключен генератор слова (Word Generator), а все входные и выходные сигналы контролируются пробниками.

Разверните панель генератора слова. Из таблицы состояний выпишите по тактам двоичные коды слов и, преобразовав их в 16-ные, введите в память генератора слов. Включите моделирование и, последовательно нажимая ЛКМ на находящуюся на панели генератора слова клавишу «Step», сгенерируйте всю тестовую последовательность. Заполните потактовую таблицу состояний триггеров.

Таблица состояний триггеров

Информац. сигнал	Номера тактов
	1	2	3	4	5	6	7	8	9	10
C
D
Q стат.
Q дин.

12. Откройте схему JK-триггера с динамическим управлением (jk_триг_анализ).

Разверните панель генератора слова и установите для него режим пошаговой работы (Step). Введите в память генератора 16-ричные коды слов Вашего варианта. Включите моделирование и, последовательно нажимая ЛКМ на находящуюся на панели генератора слова клавишу «Step», сгенерируйте всю тестовую последовательность. Зарисуйте в тетрадь полученные логическим анализатором диаграммы. Заполните потактовую таблицу состояний триггера.

Таблица состояний триггера

Информац. сигнал	Номера тактов
	1	2	3	4	5	6	7	8	9	10	11	12
C
J
K
Pre
Clr
Q

Замечание: В отличие от ранее исследовавшихся схем в этом задании исследуется работа конкретной микросхемы 7476 (Dual JK MS‑SLV FF (pre, clr)), в связи с чем при моделировании необходимо к соответствующим выводам подключить источник питания Vcc и заземление GND. В задании задействованы выводы только одного из JK-триггеров (первого). Входы Pre (предустановка) и Clr (очистка) играют роль установочных входов S и R соответственно.

13. Выберите из библиотеки Digital интегральную схему JK-триггера 7472 (And‑gated JK MS‑SLV FF (pre, clr)) и соберите на ней схему счетного триггера. Обратите внимание, что на информационных входах используется логика 3И. Вывод NC микросхемы – свободный (не используется).

П

одайте на вход триггера однополярные амплитудой 5 В прямоугольные импульсы от функционального генератора требуемой частоты, получите осциллограммы входного и выходного сигналов. Продемонстрируйте их преподавателю.