Триггеры, регистры, счетчики

37. Режим запоминания для RS-триггера c инверсными входами

осуществляется, если будут поданы сигналы:

- =0, =0

- =0, =1

- =1, =0

+ =1, =1

38. Память триггера относится к типу:

-Перепрограммируемая постоянная.

+Оперативная.

-Постоянная.

39. JK-триггер может быть преобразован в T-триггер если:

-Объединить входы J и K,подать на них нуль.

+ Объединить входы J и K, подать на них единицу.

+ Объединить входы J, K,C.

40. D-триггер может быть преобразован в T-триггер если:

-Объединить вход D c инверсным выходом.

+ Объединить входы D и С.

- D-триггер не может быть преобразован в T-триггер.

41. Между отдельными D-триггерами и регистрами существует

принципиальная разница:

- Триггеры, входящие в состав регистров, не имеют входов.

+ Триггеры, входящие в состав регистров, не имеют такого количества

разнообразных управляющих входов, как одиночные триггеры. - Принципиальной разницы не существует

42. Каждый из триггеров имеет свой независимый информационный

вход и свой независимый информационный выход в следующих

регистрах:

-В сдвиговых регистрах.

+ В параллельных регистрах.

- В любых регистрах.

43. Большинство микросхем регистров сдвига имеет: +4 разряда.

+8 разрядов.

-16 разрядов.

-24 разряда.

44. Сдвиговые регистры, имеющие параллельные входы, позволяют.

-Кодировать поступающую информации последовательном коде.

+Преобразовывать информацию из последовательного кода в параллельный код.

+Преобразовывать информацию из параллельного кода в последовательный код.

45. Регистры представляют собой:

-RS-триггер, JK-триггер и D-триггер, соединенные между собой.

+ несколько D-триггеров, соединенных между собой. - два JK-триггера, соединенные между собой.

46. Универсальный сдвиговый, позволяющий сдвигать информацию, как вправо так и влево может использоваться:

+Для деления содержимого регистра на 2^т..

+ Для умножения содержимого регистра на 2ⁿ

- Для уменьшения содержимого регистра на 2^n.. - Для увеличения содержимого регистра на 2ⁿ.

47. Преобразование параллельного кода в последовательный код и наоборот

используется:

+При передаче информации на большие расстояния.

+При приеме информации по сетевым кабелям.

- При работе с телевизионными мониторами.

48. Младший разряд счетчика:

- Переключается реже других.

- Никогда не переключается.

+Переключается чаще других.

49. 4-разрядный двоичный счетчик в режиме прямого счета:

- Считает от 0 до 9.

+ Считает от 0 до 15.

- Считает от 0 до 99.

50. Обладают наименьшим быстродействием счетчики:

- Синхронные счетчики с асинхронным переносом.

+Асинхронные. - Синхронные.

51. Десятичный счетчик в режиме обратного счета:

- Считает от 15 до 0.

- Считает 7 до 0

+ Считает от 9 до 0.

52. Память счетчиков относится к типу:

-Постоянная.

-Перепрограммируемая постоянная.

+Оперативная.

53. Синхронные счетчики применяют:

-Когда требуется наиболее простое управление.

- В любом случае необходимо отдать предпочтение

синхронным счетчикам.

+Когда требуется очень высокое быстродействие.

54. При объединении большого количества счетчиков: +Происходит накапливание задержки сигналов переноса.

+Происходит снижение допустимой тактовой частоты.

- Происходит уменьшение задержки сигналов переноса.

55. Для подсчета 65535 импульсов необходимо взять

минимум:

-Два 4-разрядных бинарных счетчика.

-Три 4-разрядных бинарных счетчика.

+Четыре 4-разрядных бинарных счетчика.

-Пять 4-разрядных бинарных счетчика.

-Шесть 4-разрядных бинарных счетчика.

56. Разделить частоту в 1024 раза могут:

- Два 4-разрядных бинарных счетчика.

+Три 4-разрядных бинарных счетчика.

+Четыре 4-разрядных бинарных счетчика.

Запоминающие устройства

57. ППЗУ :

- Информация заносится в устройство постоянной памяти при изготовлении.

- Перепрограммируемое устройство постоянной памяти.

+Однократно программируемое устройство постоянной памяти.

58. Постоянно запоминающее устройство любого типа обязательно

имеет следующие входы:

+Адресные входы.

+ CS

- WR

- C

59. Объем памяти ПЗУ записывается в виде:

- M*N

- M/N

+MxN

60. Число адресных входов ПЗУ определяет:

- Разрядность ячеек памяти.

+Число ячеек памяти.

- Объем памяти ПЗУ.

61. Преимущества статической оперативной памяти

относительно динамической оперативной памяти

определяется тем, что :

+ Гораздо шире область применения.

-Более низкая стоимость.

+Более высокое быстродействие.

62. На функционирование оперативной памяти произвольное изменение

порядка сигналов адресных:

- Уменьшает быстродействие.

- Затрудняет считывание информации из памяти.

+ Никак не влияет.

63. Существенно упрощается и ускоряется доступ к оперативной

памяти при:

- При последовательном доступе.

+ При параллельном доступе.

- Ни при каком.

64. Укажите память, стекового типа, работающую по принципу

"последним вошел — первым вышел":

- FIFO.

+LIFO.

- Память для хранения массивов данных.

65. Дополнительный источник питания, который питает только микросхемы памяти, используется:

- Для увеличения частоты чтения информации.

- Для увеличения частоты записи информации.

+ Для сохранения информации при выключении основного источника питания

ЦАП и АЦП

66. Цифро-аналоговый преобразователь может быть использован:

+При управлении ПК акустической системой.

+При управлении ПК электродвигателем.

- При передаче цифрового сигнала в сетевой кабель.

- При передаче сигналов от одного ПК к другому.

67. Суть преобразования входных сигналов ЦАП состоит:

- В суммировании входных токов, причем ток соответствующий следующему

разряду больше предыдущего.

- В суммировании входных токов, причем ток соответствующий следующему

разряду меньше предыдущего.

- В суммировании входных токов, причем ток соответствующий следующему

разряду меньше предыдущего в два раза.

+ В суммировании входных токов, причем ток соответствующий следующему

разряду больше предыдущего в два раза.

68. Достоинствами схем ЦАП использующих матрицы R-2R являются:

+ Сопротивление матрицы не зависит от состояния входных сигналов.

+ Один источник опорного напряжения.

- Невысокие требования к величине сопротивлений матрицы.

+ Нет жестких требований к уровням логического нуля и единицы.

69. Недостатками последовательных АЦП относительно

параллельных АЦП являются:

+ Большое время преобразования.

- Требуется применения большого количества компараторов.

+ Малая частота преобразования.

70. Достоинствами параллельных АЦП являются:

-Большое количество компараторов. - Большая разрядность.

+ Большая частота преобразования.

+ Малое время преобразования.

Элементы микропроцессорной техники, PIC -контроллеры

71. Процессоры с RISC-архитектурой отличаются от процессоров с

CISC–архитектурой:

- Тактовой частотой.

- Возможностью параллельного исполнения нескольких команд.

+ Системой команд.

- Способом обращения к памяти команд.

72. Существуют следующие архитектуры микропроцессорных систем:

+Одношинная (Фон –Неймана ).

+Двухшинная (Гарвардская).

- Трехшинная (Принстонская).

73. В ходе выполнения программы (МК) не изменяет своего содержимого:

- Память данных.

- Регистры МК

- Энергонезависимая память данных.

+ Память программ.

Теоретические вопросы:

41. Классификация изделий микроэлектроники (по виду обрабатываемых сигналов, по функциональной сложности, по структуре и базовой технологии изготовления, по типу используемых активных элементов).

42. Основные особенности интегральных схем как самостоятельного типа электронных приборов

43. Основные параметры логических микросхем. Серии цифровых интегральных схем. Сопоставление характеристик микросхем разных серий

44. Современные проблемы и перспективы развития микроэлектроники

45. Технология производства интегральных схем. Базовые технологические операции

46. Импульсный (цифровой) периодический сигнал и его основные характеристики

47. Элементарные логические функции И, ИЛИ, НЕ и их электрические модели. Наборы «И‑НЕ» и «ИЛИ‑НЕ» как полная функциональная система.

48. Исключающее ИЛИ. Возможность наращивания числа входов логических элементов. Логические элементы как ключи.

49. Мажоритарный элемент и его использование

50. Устройство и работа базового элемента ТТЛ-серии. Логические элементы с открытым коллектором и с возможностью перехода в z–состояние.

51. Логические элементы на МОП-, КМОП-, БиКМОП- и МеП-структурах

52. RS-триггер на логических элементах с прямыми и с инверсными входами. Таблицы состояний

53. Синхронизируемый RS-триггер, статический D-триггер и DV-триггер. Логика их работы и реализация на логических элементах.

54. Динамические D-триггеры, срабатывающие по фронту синхросигнала.

55. Устройство и работа JK-триггера. Универсальность триггеров JK-типа.

56. Двухступенчатые триггеры RS- и JK-типа.

57. Схемные варианты реализации счетного триггера

58. Суммирующий и вычитающий асинхронные двоичные счетчики.

59. Реверсивный счетчик.

60. Принцип работы синхронного двоичного счетчика. Устройство и работа четырехразрядного синхронного счетчика на триггерах JK-типа

61. Шифраторы, дешифраторы, преобразователи кодов.

62. Последовательные и параллельные регистры.

63. Мультиплексор и демультиплексор

64. Сумматор по модулю два, полусумматор, полный сумматор.

65. Суммирующее устройство последовательного типа.

66. Суммирующее устройство параллельного типа.

67. Устройство умножения.

68. Устройство и принцип работы статического ОЗУ объемом 64 бит (8 слов на 4 разряда).

69. Принципы увеличения объёма статического ОЗУ.

70. Устройство и принцип работы транзисторных ПЗУ.

71. Назначение и основные характеристики ЦАП. ЦАП с использованием сумматора на ОУ и взвешивающих резисторов.

72. ЦАП на ОУ с использованием резисторной матрицы R-2R.

73. Устройство и принцип работы синтезирующего генератора.

74. Назначение и основные характеристики АЦП. Принцип работы параллельного АЦП.

75. АЦП с использованием метода двойного интегрирования.

76. Общее устройство и основные характеристики модели ЭВМ «Микролаб» КР580ВМ80.

77. Структура и принцип организации работы микропроцессора КР580ВМ80.

78. Организация ввода-вывода информации в модели ЭВМ «Микролаб» КР580ВМ80

79. Устройство и работа клавиатуры модели ЭВМ «Микролаб» КР580ВМ80.

80. Понятие об автоматических системах контроля и управления.

Примеры практических заданий по лабораторным работам:

1. Лабораторная работа №1 «Знакомство с программой EWB»

   • Пользуясь программой EWB, смоделируйте работу ФНЧ в виде RC-цепочки с постоянной времени τ = 3 мс и определите даваемый ею сдвиг фаз на частоте 1 кГц

2. Лабораторная работа №2 «Исследование основных логических элементов и комбинационных устройств»

   • Пользуясь программой EWB, смоделируйте работу приведенной комбинационной схемы и составьте для неё таблицу истинности

   • Пользуясь программой EWB, определите логическую функцию исследуемого устройства

3. Лабораторная работа № 3. «Триггеры»

   • Откройте схему параллельно включенных статического и динамического D‑триггеров (файл E:\MeLabs\Lab3\D_trig.EWB), ко входам которых подключен генератор слова (Word Generator). Разверните панель генератора слова. Из приведенной ниже таблицы состояний выпишите по тактам двоичные коды слов и, преобразовав их в 16-ные, введите в память генератора слов. Включите моделирование и, последовательно нажимая ЛКМ на клавишу «Step», находящуюся на панели генератора слова, сгенерируйте всю тестовую последовательность. Заполните потактовую таблицу состояний триггера и изобразите временные диаграммы. Объясните полученные результаты

Таблица

Информац. сигнал	Номера тактов
	1	2	3	4	5	6	7	8	9	10
C
D
Q стат.
Q дин.

• Откройте схему динамического RST-триггера (файл E:\MeLabs\Lab3\rst_trig_analis.EWB), ко входам которого подключен генератор слова (Word Generator), а все входные и выходные сигналы контролируются логическим анализатором (Logic Analyzer). Разверните панель генератора слова и установите режим пошаговой работы (Step). Введите в память генератора 16-ричные коды слов Вашего варианта (по указанию преподавателя). Разверните панель логического анализатора. Включите моделирование и, последовательно нажимая ЛКМ на клавишу «Step», находящуюся на панели генератора слова, сгенерируйте всю тестовую последовательность. Зарисуйте полученные логическим анализатором диаграммы и объясните их вид.

• Выберите из библиотеки Digital интегральную схему JK-триггера 7472 (And‑gated JK MS‑SLV FF (pre, clr)) и соберите на ней схему счетного триггера. Обратите внимание, что на информационных входах используется логика 3И. Вывод NC микросхемы – свободный (не используется). Подайте на вход триггера прямоугольные импульсы от функционального генератора с частотой следования 1 кГц и получите осциллограммы входного и выходного сигналов. Продемонстрируйте их преподавателю. Измерьте период выходного сигнала

4. Лабораторная работа №4 «Основные узлы цифровой техники»

   • Откройте схему последовательного регистра (файл E:\MeLabs\Lab4\регистр_посл.EWB). Продемонстрируйте работу последовательного регистра в режиме загрузки информации и в режиме циклического сдвига.

   • На основе счетчика 7469 из библиотеки Digital соберите схему делителя частоты (с заданным преподавателем коэффициентом деления) и продемонстрируйте его работу

   • Откройте схему реверсивного счетчика (файл E:\MeLabs\Lab4\РЕВЕРС_СЧЕТ.EWB). Продемонстрируйте работу реверсивного счетчика 74192 в режиме загрузки информации, а также в режимах прямого и обратного счета.

5. Лабораторная работа №5 «Исследование АЛУ»

   • Составить таблицу реализации одной из операций, выполняемых АЛУ К155ИП3 и практически реализовать ее на стенде

6. Лабораторная работа №6 «Исследование ОЗУ»

   • По схеме ОЗУ, приведенной на карте VI-3, объяснить устройство, состав и логику работы всех его блоков

   • Объяснить работу ОЗУ при записи и при считывании информации

   • Записать информацию в указанные преподавателем ячейки

   • Извлечь информацию из указанных ячеек

7. Лабораторная работа № 7 «Исследование модели 4-разрядной ЭВМ с ручным управлением»

   • Объяснить устройство модели ЭВМ (состав и назначение блоков)

   • Объяснить работу модели ЭВМ (какие сигналы, откуда и куда поступают, что при этом происходит)

   • Записать последовательность машинных операций для указанных преподавателем команд

   • По заданию преподавателя составить программу и произвести её проверку на модели ЭВМ

8. Лабораторная работа № I I-3 «Параллельный интерфейс ввода-вывода. Программирование задач ввода-вывода»

   • По заданию преподавателя составить структурную схему и программу на ввод информации с клавиатуры, не используя подпрограмму ввода данных. Провести ее проверку на модели ЭВМ

   • По заданию преподавателя составить программу на ввод информации с клавиатуры с использованием подпрограммы ввода данных. Провести ее ЭКЗАМЕНАЦИОННЫЙ БИЛЕТ № 1

По дисциплине «Основы микроэлектроники»

1. Классификация изделий микроэлектроники (по виду обрабатываемых сигналов, по функциональной сложности, по структуре и базовой технологии изготовления, по типу используемых активных элементов).

2. Устройство и принцип работы статического ОЗУ объемом 64 бит (8 слов на 4 разряда)

3. Составить таблицу реализации одной из операций, выполняемых АЛУ К155ИП3 и практически реализовать ее на стенде