2.6.3. Назначение контактов ввода-вывода в окне All Pins list

Назначение контактов ввода/вывода в окне All Pins list графического редактора, выполните следующим образом.

1.Запустите компиляцию проекта. Это необходимо сделать для того, чтобы в окнах графического редактора выводов ПЛИС появились списки внешних сигналов проекта с указанием направления передачи информации.

2. Выполните двойной щелчок мышью в графе Location, напротив имени назначаемого сигнала. Появится выпадающий список, показанный на рис. 2.6.3.1.

В этом списке перечислены стороны кристалла микросхемы, содержащие ресурсы ввода/вывода, банки ввода/вывода, закрашенные разными цветами, и непосредственно координаты контактов корпуса микросхемы с указанием, к какому банку ввода/вывода они относятся, какие трассировочные ресурсы используют (строк или столбцов), какой стандарт ввода/вывода реализуют. Причем, соответствие контактов банкам ввода-вывода дополнительно отображается отдельным цветом, таким же, как и в окне Package View.

Если в списке указать только номер банка ввода/вывода, или сторону кристалла ПЛИС, то редактор сам выполнит назначение подходящего контакта. В противном случае, следует указать конкретный вывод микросхемы. Выбор из списка выполняется стандартным образом, путем двойного щелчка мышью по соответствующей строке.

При выделении имени сигнала в списке, соответствующий вывод будет выделен цветом и в окне с изображением выводов корпуса ПЛИС, и в окне Pad View с отображением граничных областей кристалла.

Чтобы зарезервировать вывод, для возможного последующего использования выполните следующее.

1. Выделите строку << new node>> в списке имен, щелкнув по ней мышью.

2. Введите имя сигнала, для которого планируете зарезервировать вывод микросхемы ПЛИС.

3. Назначьте для него вывод микросхемы, как было описано выше.

4. В графе Reserved выберите тип сигнала для зарезервированного вывода из выпадающего списка. Чтобы появился список, щелкните дважды мышью в соответствующей графе таблицы.

Аналогичным образом выполните резервирование других выводов.

Полезной особенностью окна All Pins list является возможность фильтрации отображаемых в окне выводов. Для этой цели в состав окна включено поле Filter, в котором можно выбрать критерий, из выпадающего списка, приведенного на рис 2.6.3.2.

Рис. 2.6.3.2. Варианты заполнения поля Filter

Чтобы осуществить проверку допустимости созданных назначений, выполните команду Processing> Start> Start I/O Assignment Analysis из меню менеджера проекта или воспользуйтесь кнопкой на панели инструментов графического редактора выводов.

Результат выполненной проверки будет отражен в выводимом сообщении.

Для получения более подробного отчета о результатах проверки назначений выводов выполните полную компиляцию проекта, и в папке Fitter отчета о компиляции получите всю необходимую информацию.

Часть 3 Моделирование проекта

3.1. Последовательность моделирования

В состав пакета Quartus II входит модуль Simulator, предназначенный для моделирования проекта. Чтобы выполнить функциональное, а затем и временное моделирование некоторого устройства, необходимо создать файл с тестовыми сигналами. Во время моделирования эти сигналы будут подаваться на созданную в процессе проектирования модель устройства с целью получения его реакций на поданные воздействия. Наблюдая результаты моделирования, разработчик определяет соответствие поведения проектируемого устройства требованиям технического задания.

Вначале проверяется правильность функционирования устройства. При этом временные задержки распространения сигналов в схеме не учитываются. Такое моделирование называется функциональным. Для его выполнения достаточно создать модель устройства в виде списка соединений узлов схемы (netlist for simulation). Это можно сделать сразу после ввода описания проекта, выполнив в выпадающем меню Processing менеджера проекта команду Generate Functional Simulation Netlist, как показано на рис. 3.1.1.

Рис. 3.1.1. Команда создания списка соединений для моделирования проекта из меню Processing

Также как и компиляция, моделирование всегда выполняется для модуля верхнего уровня в проекте. Поэтому, если требуется промоделировать модуль нижележащего уровня, необходимо объявить его модулем верхнего уровня, после чего сгенерировать список соединений и выполнить моделирование.

После устранения, выявленных в процессе функционального моделирования ошибок, может быть выполнено моделирование временное.

В этом случае учитываются задержки распространения сигналов, вызванные не только логическими элементами, но и цепями соединений. Поэтому временное моделирование выполняется после полной компиляции проекта и получения модели устройства, учитывающей размещение элементов схемы на площади выбранного кристалла ПЛИС и реализацию соединений.

Целью временного моделирования, является получение временных характеристик разрабатываемого устройства, приближенных к реальным. На основе анализа результатов временного моделирования выявляется соответствие полученных временных характеристик техническому заданию и принимается решение о завершении проектирования или внесении очередных изменений в проект.

Таким образом, при выполнении моделирования проекта необходимо выполнить следующую последовательность действий.

1. Создание исходного файла с тестовыми воздействиями.

2. Выполнение соответствующих установок для моделирования. В них необходимо указать какое моделирование будет выполнено, функциональное или временное, какой файл с тестовыми воздействиями использовать, задать временной интервал моделирования.

3. Генерация списка соединений для моделирования (functional simulation netlist), если моделирование функциональное, либо выполнение полной компиляции проекта, если моделирование временное.

4. Запуск моделирования. Для этого нужно щелкнуть мышью по пиктограмме на панели инструментов, или выполнить команду Start Simulation в выпадающем меню Processing менеджера проекта.

5. Анализ отчёта о результатах моделирования.