2. Розробка арифметико-логічного пристрою, що виконує оперції додавання та віднімання в додатковому двійковому коді

2.1 Завдання та вихідні дані

Розробка системи управління арифметико-логічним пристроєм, що виконує операції додавання та віднімання в додатковому двійковому коді.

Вихідні дані:

– розрядність операндів – 8 біт;

– розрядність результату – 8 біт;

– елемент пам'яті – T - тригери;

2.2 Розробка алгоритму пристрою

Розпишемо всі можливі комбінації поєднання знаків чисел, що поступають на вхід пристрою з врахуванням типа операції.

1.A+B

2.А+(-В)

3.-А+В

4.-А+(-В)

5.А-В

6.А-(-В)

7.-А-В

8.-А-(-В)

Врахувавши особливості складання і віднімання в двійковому коді, отримаємо:

1. А+В

2. А+Вд

3. Ад+В

4. Ад+Вд

5. А+Вд

6. А+В

7. Ад+Вд

8. Ад+В,

Де індекс д – означає число, переведене у додатковий код. Очевидно, що ми отримали пари однакових комбінацій. Об'єднавши номери 1, 3, 5, 7 і 2, 4, 6, 8 отримаємо:

1. А+В

2. А+Вд

3. Ад+В

4. Ад+Вд

Тепер ми маємо всі дані для побудови алгоритму. Будуємо алгоритм:

Рисунок 2.1 – Алгоритм роботи АЛП

Далі розмітимо алгоритм з врахуванням вхідних, вихідних сигналів і станів для побудови абстрактного автомата Мілі:

Рисунок 2.2 – Алгоритм роботи АЛП з врахуванням вхідних, вихідних сигналів

2.3 Побудова абстрактного автомата Мілі (граф, таблиця переходів- виходів)

Побудуємо граф для алгоритму з врахуванням вхідних, вихідних сигналів та станів:

Рисунок 2.3 – Граф мікропрограмного автомата Мілі з врахуванням вхідних, вихідних сигналів і станів

По графу побудуємо таблицю переходів - виходів автомата Мілі:

Таблиця 2.1 – Таблиця переходів – виходів автомата Мілі

Ст \ Вхі. сиг

1

x1x2x4

1x3 6

x1x2 4

1x3x6

x1 2x5

1 2 7

x1 2 5

1 3x7

x8

8

x9

9

z0

z1/y1

z1

z2/y2

z2

z5/y3

z5/y3

z3/y4

z3/y4

z4/y6

z4/y6

z6/y5

z6/y5

z3

z6/y7

z5/y8

z4

z6/y9

z5/y10

z5

z7/y11

z6

z7/y12

z7

z0/y13

Для побудови функціональної схеми з мінімальними витратами – стани потрібно закодувати.

Таблиця 2.2 – Кодування станів

Стани	α1α2α3
z0	000
z1	001
z2	010
z3	011
z4	100
z5	101
z6	110
z7	111

Відповідно до завдання арифметико-логічний пристрій буде побудований на Т -тригерах. Для Т -тригера таблиця переходів виглядає таким чином :

Таблиця 2.3 – Таблиця істинності

Стан	Вхідні сигнали Т
	0	1
0	0	1
1	1	0

Рисунок 2.4 – Т-тригер

По таблиці переходів-виходів будуємо в кодах таблиці сигналів збудження елементу пам'яті (окремо переходи і виходи).

Таблиця 2.4 – Таблиця переходів автомата Мілі з врахуванням кодування

Ст \ Вхі. сиг	1	x1x2x4	1x3 6	x1x2 4	1x3x6	x1 2x5	1 2 7	x1 2 5	1 3x7	x8	8	x9	9
000	001
001	010
010		101	101	011	011	100	100	110	110
011										110	101
100												110	101
101	111
110	111
111	000

По таблицях 2.3 і 2.4 будуємо таблицю сигналів збудження елементу пам'яті і по отриманій таблицям отримаємо функції збудження елементу пам'яті.

Таблиця 2.5 – Таблиця збудження елементу пам’яті

Ст \ Вхі. сиг	1	x1x2x4	1x3 6	x1x2 4	1x3x6	x1 2x5	1 2 7	x1 2 5	1 3x7	x8	8	x9	9
000	001
001	011
010		111	111	001	001	110	110	100	100
011										101	110
100												010	001
101	010
110	001
111	111

Згідно з таблицею 2.5 складаємо функції збудження T – тригера:

По таблицям 2.1 та 2.4 записуємо вихідні функції:

_{Для того, щоб спростити запис функцій збудження JK-тригерів, здійснимо заміну закодованих станів автомата на відповідні коефіцієнти, мінімізуємо} функції збудження та запишемо нові функції збудження.