
- •I. Методические указания к курсовому проекту по дисциплине “Программно-аппаратные средства вт”
- •1. Цель и задачи курсового проекта.
- •Задание на курсовой проект
- •2.1. Техническое задание на разработку специализированного процессора ввода/вывода
- •2.2. Пояснение технического задания
- •Содержание и объём курсового проекта
- •Порядок выполнения курсового проекта.
- •II. Методические указания к выполнению этапов курсового проекта
- •2.1. Разработка алгоритма решения функциональной задачи
- •2.2. Выбор системы команд
- •2.2.1 Определение минимального набора операций в алу
- •2.2.2. Выбор способа адресации команд
- •3. Разработка структуры спвв
- •4. Оценка эффективности спвв
- •Заключение
- •Алу. Процессор.
- •Аккумуляторная и регистр – регистровая архитектура.
I. Методические указания к курсовому проекту по дисциплине “Программно-аппаратные средства вт”
1. Цель и задачи курсового проекта.
Курсовой проект по курсу “Программно-аппаратные средства ВТ” ставится с целью закрепить теоретические навыки, полученные в результате изучения лекционного курса и выполнения лабораторного практикума, а также привить навыки самостоятельной инженерной работы.
Объектом проектирования является специализированный процессор ввода-вывода (СПВВ). В процессе проектирования выполняются следующие этапы:
1. разработка алгоритма функциональной задачи;
2. определение минимального набора операций в АЛУ;
3. выбор системы команд СПВВ;
4. оценка эффективности реализации алгоритма.
В результате выполнения курсового проекта студент должен научиться работать с литературой различного назначения, оформлять конструкторскую документацию в соответствиями с требованиями ЕСКД.
Задание на курсовой проект
2.1. Техническое задание на разработку специализированного процессора ввода/вывода
Задание: Разработать систему команд и структурную схему процессора, предназначенного для решения функциональной задачи.
Технические требования:
Входная информация: два последовательно поступающих целых числа, представленных в дополнительном коде (разрядность 8 бит).
Алгоритм функционирования: последовательное циклическое вычисление заданной математической функции (табл.1).
Данные представляются в формате с фиксированной запятой, разрядность слова информации 16 бит. Способ формирования слова из входной последовательности определен в табл.2.
Формат команды задан в табл. 3.
Выходная информация: последовательность управляющих импульсов (табл.4).
2.2. Пояснение технического задания
Задание на курсовое проектирование включает два раздела алгоритмический и архитектурный. Алгоритмический раздел задания определяет проектируемый СПВВ с точки зрения выполняемых им функций. Необходимо разработать СПВВ, функционирование которого заключается в вычислении функции: f1(x), при заданной области изменения аргумента.
Таблица 1 |
|||
N варианта |
f1(x) |
N варианта |
f1(x) |
0 |
erf(x), x[0;10] |
5 |
e-x , x[0;5] |
1 |
sin (x), x[0;/2] |
6 |
ln (1+x), x(0;2) |
2 |
cos (x), x[0;/2] |
7 |
artg(x), x(0;1) |
3 |
ex, x[0;10] |
8 |
arcsin(x), x(-1;1) |
4 |
ch (x), x[0;1] |
9 |
sin(x)/x, x[0;2] |
Архитектурный раздел задания определяет проектируемый СПВВ с точки зрения структурной и функциональной организации. Функциональная организация представляется методом представления данных и системой команд. Данные представляются в формате с фиксированной запятой, способ формирования данных из входной последовательности задан в табл. 2. Положение фиксированной запятой выбирается таким образом, чтобы обеспечить наибольшую точность вычисления при заданном диапазоне изменения исходных данных. Формат команд выбирается исходя из заданной адресности команд (табл. 3) и необходимого набора команд, обеспечивающих функционирование по заданному алгоритму.
Таблица 3 |
Таблица 2 |
||
N варианта |
Адресность команд |
N варианта |
Способ формирования аргумента |
0 |
2 |
0 |
Xi/Xi+1 |
1 |
1 |
1 |
Xi*2-Xi+1 |
Выходная последовательность формируется из результата вычисления в виде управляющей последовательности:
Таблица 4 |
|
N варианта |
|
0 |
для дисплея из 6 семисегментных индикаторов |
1 |
ASCII-кодов |
Предполагается, что устройство управления в виду ограниченности системы команд будет реализовано на жесткой логике. Интерфейс с ОЗУ емкостью 256Байт осуществляется 8-разрядными шинами передачи данных, 8-разрядными шинами передачи адреса и системой управляющих шин. Таким образом, задание на проектирование определяется таблицами 1-4.