1. VLIW процессоры. Процессор Itanium AI-64. Длинные командные связки. Аппаратная поддержка предикатных команд.( Предикатное поле в команде. Предикатный регистровый файл. Механизм исключения результатов команд со значением предикатного операнда "ложь").

2. Организация динамической памяти (схема). Разбиение озу на банки. Организация микросхем памяти dram (схема). Типы микросхем памяти fpm dram, edo, bedo, sdram, ddr и их временные диаграммы..

3. Теорема Котельникова. Преобразование Фурье. Эффекты дискретизации.

Зам. зав. кафедрой ( Амосов В.В. )

Санкт-петербургский государственный политехнический университет

Кафедра “Информационные и управляющие системы”

ЭКЗАМЕНАЦИОННЫЙ БИЛЕТ № 10

“ Архитектура ЭВМ ”

1. Дескрипторные таблицы, их разновидности и содержание. Где они находятся? Какая информация содержится в дескрипторе.

2. Мультипроцессорные архитектуры. Законы Амдала, Густафсона. Гранулярность. Уровни разделения памяти. Расширенная классификация Флинна. Схемы основных архитектур (UMA, NUMA, векторная, сетевая). Суперкомпьютеры. Кластерные архитектуры.

3. Временная диаграмма режима прямого доступа в память.

Зам. зав. кафедрой ( Амосов В.В. )

Санкт-петербургский государственный политехнический университет

Кафедра “Информационные и управляющие системы”

ЭКЗАМЕНАЦИОННЫЙ БИЛЕТ № 11

“ Архитектура ЭВМ ”

1. Конвейер команд. Этапы выполнения команд и методы повышения быстродействия. Отличия CISC и RISC механизмов конвейера. Конвейерная адресация. Предвыборка и преддекодирование команд.

2. Обмен с ВнУ по прерыванию. Радиальное и векторное прерывание. Приоритет прерывания. Контроллер прерываний и схема подключения к процессору. Модель для программиста (регистры, их функции, порядок программирования).

3. Шинная многоядерная архитектура с однородным доступом для задач симметричной обработки (mimd uma smp). Разделение шины. Альтернативные протоколы. Расширенный контроллер прерываний.

Зам. зав. кафедрой ( Амосов В.В. )

Санкт-петербургский государственный политехнический университет

Кафедра “Информационные и управляющие системы”

ЭКЗАМЕНАЦИОННЫЙ БИЛЕТ № 12

“ Архитектура ЭВМ ”

1. Зависимости структурные, по данным и управлению. Способы преодоления зависимостей. Методы статического и динамического предсказания переходов. Трассы исполнения команд. Динамическое исполнение. Спекулятивное обращение к памяти. Архитектура суперскалярных процессоров пятого и шестого поколения.

2. Расширение возможностей микропроцессоров. Технология Single Instruction Multiply Data. ММХ, SSE, AVX -регистры, команды и форматы данных. Насыщенная арифметика. Виртуализация…

3. Теорема Котельникова. Преобразование Фурье. Эффекты дискретизации.

Зам. зав. кафедрой ( Амосов В.В. )

Санкт-петербургский государственный политехнический университет

Кафедра “Информационные и управляющие системы”

ЭКЗАМЕНАЦИОННЫЙ БИЛЕТ № 13

“ Архитектура ЭВМ ”

1. Виртуальная память. Схемы трансляции адреса на уровне страниц в процессорах хx86. Поэтапная реализация механизма виртуальной памяти. Правила подкачки, замены и размещения страниц.

2. Процессорное ядро Pentium 3. Исполнение команд.

3. Временные диаграммы и программные модели последовательного (COM) и параллельного (SPP, EPP) интерфейсов.

Зам. зав. кафедрой ( Амосов В.В. )