- •Оглавление
- •Сети эвм: понятие, становление, преимущества сетевой обработки данных.
- •Распределение адресного пространства для архивной среды хранения информации.
- •Арифметико-логические устройства и блок ускоренного умножения. Схемы наращивания алу при последовательном и параллельном переносах.
- •Основные характеристики вычислительных сетей.
- •Распределения адресного пространства для физической оперативной памяти с переменными страницами.
- •Архитектура и схемотехника бис/сбис с программируемыми структурами (cpld, fpga, смешанные структуры).
- •Классификация вычислительных сетей. Отличия классических lan и gan, тенденция их сближения.
- •1. По территориальной рассредоточенности
- •2. Масштаб предприятия или подразделения, кому принадлежит сеть
- •Организация и принцип работы кэш-памяти. Способы организации кэш-памяти. Обновление информации.
- •Типовые структуры вычислительных сетей.
- •Задача размещения для виртуального адресного пространства.
- •Методы защиты оперативной памяти
- •Методы коммутации в вычислительных сетях. Способы мультиплексирования каналов связи.
- •2. Коммутация сообщений
- •3. Коммутация пакетов
- •Основные задачи управления виртуальной оперативной памятью и их характеристики.
- •Особенности работы с памятью мп I 386. Механизм дескрипторов. Назначение.
- •Задачи системотехнического проектирования сетей эвм
- •Сегментно-страничная схема функционирования виртуальной оперативной памяти
- •Микропроцессоры: общая структура, назначение основных блоков, принцип работы, применение
- •Анализ задержек передачи сообщений в сетях передачи данных
- •Сегментная схема функционирования виртуальной оперативной памяти
- •Способы организации вычислительных систем. Классификация вычислительных систем
- •Задача оптимального выбора пропускных способностей каналов связи (прямая и обратная постановки).
- •Страничная по требованию схема функционирования виртуальной оперативной памяти.
- •Способы организации памяти вычислительных систем.
- •Семиуровневая модель взаимодействия открытых систем. Функции уровней
- •Страничная схема функционирования виртуальной оперативной памяти
- •Система прерываний программ. Функции и назначение.
- •Прохождение данных через уровни модели osi. Функции уровней
- •Сегментно-страничная структуризация памяти
- •Поддержка мультизадачности в мп i386. Сегмент состояния задачи
- •Протоколы и функции канального уровня.
- •Сегментная структуризация памяти.
- •Классификация триггерных схем, примеры, параметры. Основные структуры запоминающих устройств (2d, 3d), структурные методы повышения быстродействия запоминающих устройств.
- •Протоколы повторной передачи. Анализ производительности.
- •Страничная структуризация памяти с переменными страницами
- •Регистры – общие принципы построения, сдвиг информации, способы записи и считывания, параметры.
- •Сдвигающие регистры
- •Универсальные регистры
- •Протоколы и функции сетевого уровня. Таблицы маршрутизации.
- •Страничная структуризация памяти с фиксированными страницами
- •Принципы построения счетчиков, суммирующие и вычитающие счетчики, логическая структура, параметры
- •Классификация алгоритмов маршрутизации
- •По способу выбора наилучшего маршрута.
- •По способу построения таблиц маршрутизации
- •По месту выбора маршрутов (маршрутного решения)
- •По виду информации которой обмениваются маршрутизаторы
- •Многоочередная дисциплина обслуживания процессов с различными приоритетами в ос
- •Устройства кодирования и декодирования цифровой информации, примеры практической реализации схем и их функционирование
- •5. Кодирование текстовой информации
- •Задача оптимальной статической маршрутизации
- •Многоочередная дисциплина обслуживания процессов с равными приоритетами в ос.
- •Логическая основа построения сумматоров, способы организации переноса, пример практической реализации
- •Стек тср/ip. Протоколы прикладного уровня.
- •Дисциплины распределения ресурсов в ос: fifo, lifo и круговой циклический алгоритм, их достоинства и недостатки.
- •Классификация системы логических элементов, типовые схемы, параметры и характеристики
- •Вопрос 2.
- •Системы адресации в стеке тср/ip.
- •Концепция "виртуализации" в ос
- •1.Паравиртуализация
- •2.Трансляция двоичного кода
- •3.Виртуализация процессора
- •4.Виртуализацимя памяти
- •5.Виртализация ввода/вывода
- •1 Подход:
- •2 Подход:
- •Принципы построения счетчиков, суммирующие и вычитающие счетчики, логическая структура, параметры
- •Простейший суммирующий асинхронный счётчик
- •Простейший вычитающий асинхронный счётчик
- •Протокол ip. Протокол ip – internetprotocol
- •Структура информации заголовка ip
- •Понятие "ресурс" в ос. Классификация ресурсов.
- •Классификация триггерных схем, примеры, параметры. Основные структуры запоминающих устройств (2d, 3d), структурные методы повышения быстродействия запоминающих устройств.
- •Классификация триггеров
- •Структура 2d
- •Структура 3d
- •Структурные методы повышения быстродействия запоминающих устройств
- •Свойства и классификация процессов в ос.
- •Микропроцессоры: общая структура, назначение основных блоков, принцип работы, применение
- •Десятичный корректор, аккумулятор, регистр аккумулятора и временного хранения и регистр признаков.
- •Протокол tcp.
- •Смена состояний процессов в ос. Диспетчеризация и управление процессами.
- •Организация и принцип работы кэш-памяти. Способы организации кэш-памяти. Обновление информации
- •Алгоритм выполнения операции передачи слова из кэш в процессор
Страничная структуризация памяти с переменными страницами
Схема
структуризации переменными
страницами.
Максимальный
размер страницы L=4 вместо номеров страниц
их базовые адреса страниц. Здесь
отсутствует взаимооднозначное
соответствие между структурированным
и непрерывным адресами. Для получения
значения непрерывного адреса (Ai, R)
необходимо использовать выражение
A=Ai+R. По значению непрерывного адреса
нельзя сказать к какой странице он
принадлежит.
Регистры – общие принципы построения, сдвиг информации, способы записи и считывания, параметры.
Регистры – упорядоченная последовательность триггеров, предназначенная для хранения слов и выполнения микроопераций над ними. Над словами выполняется ряд операций: приём, выдача, хранение, сдвиг в разрядной сетке, поразрядные логические операции.
Регистры состоят из разрядных схем, в которых имеются триггеры и, чаще всего, также и логические элементы.
По количеству линий передачи переменных регистры делятся на однофазные и парафазные, по системе синхронизации на однотактные, двухтактные и многотактные. Однако главный классификационным признаком является способ приёма и выдачи. По этому признаку различают параллельные (статические) регистры, последовательные (сдвигающие) и параллельно-последовательные.
В параллельных регистрах приём и выдача слов производится по всем разрядам одновременно. В них хранятся слова, которые могут быть подвергнуты поразрядным логическим преобразованиям.
В параллельных регистрах приём и выдача слов производится по всем разрядам одновременно. В них хранятся слова, которые могут быть подвергнуты поразрядным логическим преобразованиям.
В последовательных регистрах слова принимаются и выдаются разряд за разрядом. Их называют сдвигающими, т.к. тактирующие сигналы при вводе и выводе слов перемещают их в разрядной сетке. Сдвигающий регистр может быть нереверсивным (с однонаправленным сдвигом) или реверсивный (с возможностью сдвига в обоих направлениях).
Последовательно-параллельные регистры имеют входы-выходы одновременно последовательного и параллельного типа. Имеются варианты с последовательным входом и параллельным выходом (SIPO), параллельным входом и последовательным выходом (PISO), а также с возможностью любого сочетания способов приёма и выдачи слов.
В параллельных (статических) регистрах схемы разрядов не обмениваются данными между собой. Общими для разрядов обычно являются цепи тактирования, сброса/установки, разрешение выхода или приёма, т.е. цепи управления. Пример схемы статического регистра, построенного на триггерах типа Dс прямым динамическими входами, имеющего входы сбросаRи выходы с третьим состоянием, управляемые сигналом EZ, показан на рис. 3.37.
Для современной схемотехники характерно построение регистров именно на D-триггерах, преимущественно с динамическим управлением. Многие имеют выходы с третьим состоянием, некоторые регистры относятся к числу буферных.
Сдвигающие регистры
Последовательные (сдвигающие) регистры представляют собой цепочку разрядных схем, связанных цепями переноса.
В однотактных регистрах со сдвигом на один разряд вправо (рис.3.39,а) слово сдвигается при поступлении синхросигнала. Вход и выход последовательные (DSR – DataSerialLeft). На рис. 3.39,б показана схема регистра со сдвигом влево (вход данных DSL – DataSerialLeft), а на рис.3.39,в иллюстрируется принцип построения реверсивного регистра, в котором имеются связи триггеров с обоими соседними разрядами, но соответствующими сигналами разрешается работа только одних их этих связей (команды «влево» и «вправо» одновременно не подаются).
Многотактные сдвигающие регистры управляются несколькими синхропоследовательностями. Из их числа наиболее известны двухтактных с основным и дополнительным регистрами, построенными на простых одноступенчатых триггерах, управляемых уровнем. По такту C1 содержимое основного регистра переписывается в дополнительный, а по такту C2 возвращается в основной, но уже в соседние разряды, что соответствует сдвигу слова.
