- •1)Обобщенная структурная схема эвм.
- •2)Основные булевы функции от двух переменных.
- •3)Rs- триггер.
- •1)Классификая эвм
- •2)Минимизация булевых функций.
- •3)Jk –триггер
- •1)Принцип программного управления.
- •2)Выполнение операции алгебраического сложения в д кодах (система 2421).
- •1)Представление чисел. Формы представления чисел.
- •Вещественные числа (числа с плавающей точкой)
- •2)Rs- триггер.
- •3)Суммирующие и вычитающие счетчики.
- •1)Способы задания булевой функции
- •2) Элементы эвм.
- •3)Мультиплексор. Демультиплексоры.
- •1)Представление чисел. Формы представления чисел.
- •2)Счетчики. Классификация.
- •3)Безадресные зу.
- •1)Выполнение операции алгебраического сложения в д кодах (система 2421).
- •2)Организация системы прерываний.
- •3) Последовательные и параллельные регистры.
- •1)Запоминающие устройства (зу). Классификация.
- •2)Запоминающие устройства (зу). Классификация. То же самое, что и первый вопрос(!)
- •3)Последовательные и параллельные регистры.
- •1)Озу. Статическая и динамическая память.
- •2, Организация мультипрограммной работы эвм.
- •3) Регистр на rs-триггерах с последовательным занесением справа и параллельной выдачей.
- •1, Процессоры эвм. Классификация.
- •2, Локальные сети.
- •Назначение и классификация процессоров
- •Назначение и классификация процессоров
- •Алгебраическое сложение в дополнительном коде
- •1)Уу схемно-логического типа.
- •2)Сумматоры.
- •3)Озу. Статическая и динамическая память.
- •1)Зу с произвольным доступом.
- •2)Дешифраторы.
- •3)Микропрограммное уу.
- •Память динамического типа ( dram)
- •Память статического типа (sram))
- •2) Мультиплексор. Демультиплексор.
- •Сегментная защита памяти
- •2) Обобщенная структурная схема алу
- •3)Однотактный двухступенчатый rs- триггер в базисе или-не с запрещающими связями
- •1) Обобщенная структурная схема устройства управления (уу).
- •2) Зу с последовательным доступом.
- •3) Однотактный двуступенчатый d- триггер в базисе или-не с запрещающими связями.
- •1) Микропрограммное уу.
- •2) Зу с циклическим доступом.
- •3) Однотактный двуступенчатый d- триггер в базисе и-не с инвертором.
- •1)Организация мультипрограммной работы эвм.
- •2)Обобщенная структурная схема алу
- •3) Двухступенчатый jk-триггер с запрещающими связями.
- •1)Обобщенная структурная схема алу
- •2.Сумматоры.
- •3) Двухступенчатый jk-триггер с запрещающими связями.
- •1)Архитектура вычислительных комплексов и систем
- •2)Однотактный двухступенчатый rs- триггер в базисе или-не с запрещающими связями
- •Параллельные регистры
- •Сдвигающие регистры
- •2. Зу с произвольным и с последовательным доступами
2)Счетчики. Классификация.
Счетчик – функциональный узел ЭВМ, предназначенный для подсчета количества поступивших на его вход сигналов и выдачи его в виде n-разрядного двоичного кода.
Максимальное число, до которого может считать счетчик, образует коэффициент пересчета N=2n, где N – разрядность счетчика. Счетчики строятся на однотактных двуступенчатых Т-триггерах.
Классификация:
по направлению счета:
суммирующие;
вычитающие;
реверсивные;
по основанию системы счисления:
двоичные;
недвоичные:
* двоично-десятичные;
* с произвольным коэффициентом;
по времени поступления сигналов:
асинхронные;
синхронные;
Синхронные счетчики – работает по синхросигналу. Асинхронный счетчик – управление старшими разрядами осуществляется младшими разрядами.
по способу организации разрядного переноса:
с последовательным переносом;
с параллельным переносом;
с комбинированным переносом (групповым);
Базовые схемы:
1. Асинхронный суммирующий двоичный счетчик с последовательным переносом.
2. Синхронный суммирующий двоичный счетчик с параллельным переносом.
Переключение (подсчет входных сигналов) возможно только в присутствии синхросигнала С.
3. Вычитающий синхронный двоичный счетчик с параллельным переносом.
4. Десятичный синхронный суммирующий счетчик с параллельным переносом.
3)Безадресные зу.
Запоминающие устройства (ЗУ) – комплекс технических средств, предназначенный для хранения данных и команд программы.
В ЗУ записываются и хранятся предварительно составленные программы решения задач и исходные данные, а в процессе решения задач промежуточные и окончательные результаты; а также системные программы или их части (модули); прикладные программы и т.п.
Безадресные ЗУ – информация размещается по фиксированным адресам. Различают:
магазинные ЗУ;
стековые ЗУ;
ассоциативные ЗУ.
Ассоциативные ЗУ - в памяти этого типа поиск нужной информации производится не по адресу, а по ее содержанию (по ассоциативному признаку). При этом поиск по ассоциативному признаку (или последовательно по отдельным его разрядам) происходит параллельно во времени для всех ячеек запоминающего массива. Память этого типа применяется в специализированных вычислительных машинах, машинах баз данных и при организации работы кэш-памяти. Если использовать адресную память или стек, то процедура поиска и вывода нужной информации сводится к последовательному считыванию содержимого отдельных ячеек памяти, выделению с помощью маски десяти его первых битов, сравнению выделенных битов с искомым кодом и выводом результата. Это очень нерационально.
Стековые ЗУ - Стековая память состоит из ячеек, связанных друг с другом разрядными цепями передачи слов. Обмен информацией всегда выполняется только через верхнюю ячейку – вершину стека. При записи нового слова (команды, числа, символа) все ранее записанные слова сдвигаются на одну ячейку вниз, а новое слово помещается на вершину стека. Считывание возможно только с вершины стека и производится с удалением или без удаления считываемого слова. Такую память часто называют памятью типа LIFO (Last – In First – Out последним вошел, первым вышел). Аппаратная реализация стека сложна и обычно стек моделируют программно. При этом в качестве стека обычно используется часть адресной памяти.
Магазинные ЗУ (адресные) - при адресной организации памяти размещение и поиск информации в запоминающем массиве основаны на использовании адреса хранения слова. Другими словами адресный поиск предполагает, что искомый операнд извлекается из ячейки памяти, номер которой формируется на основе информации в адресном поле команды. По коду адреса в регистре адреса блок адресной выборки формирует в соответствующей ячейке памяти сигналы, позволяющие произвести считывание или запись слова в ячейку.
Билет № 7
