2)Обобщенная структурная схема алу

рис. 2.33. Обобщенная структурная схема АЛУ

БВР (СОЗУ) – блок внутренних регистров – собственные регистры АЛУ – служит для временного (на период выполнения команд) хранения операндов и промежуточных результатов;

БО – блок операций (блок обработки) – блок фактической обработки данных. При этом:

БКД- блок контроля и диагностики;

АЛУ – арифметико-логическое устройство; УУ – устройство управления; ШУ, ША, ШД – шины управления, адресов, данных, соответственно; РОН – регистры общего назначения

АЛУ предназначено для аппаратного исполнения простейших операций, таких как сложение, вычитание, пересылка, логические операции «И», «ИЛИ», сложение по модулю  два, сдвиг и т.д. Более сложные действия выполняются с помощью микропрограмм и подпрограмм. Признаки операций, реализуемых АЛУ, а также признаки состояния микропроцессора хранятся в регистрах состояний.

Число регистров общего назначения РОН обычно варьируется от 4 до 64, причем конкретное число регистров во многом определяет вычислительные возможности микропроцессора. РОН используются как внутренняя сверхоперативная память, что позволяет реже (в 1,5-3 раза) обращаться к внешней памяти через интерфейс и увеличивает общее быстродействие.

Функции специализированных регистров чрезвычайно обширны. Счетчик команд содержит адрес расположенной в памяти и выполняемой в данное время команды. Регистр адреса хранит адрес расположенного в памяти слова, к которому происходит обращение. Накопительный регистр (аккумулятор) предназначен для хранения промежуточных результатов арифметических или логических операций АЛУ. Чаще всего ввод и вывод всех данных АЛУ производится через аккумулятор. Регистр команд сохраняет на время дешифрации и исполнения код команды, адрес которой был определен счетчиком команд. Содержимое разрядов регистра состояния позволяет судить о результате вычислений (нулевой, положительный, переполнение и др.) для того, чтобы организовать программные переходы по заданным признакам или условиям. Стековая память обычно используется для хранения состояний всех внутренних регистров при обработке прерываний, а также для запоминания адреса возврата при выходе из подпрограммы. Индексные регистры служат для формирования адресов ячеек памяти.

3) Двухступенчатый jk-триггер с запрещающими связями.

Цепи синхронизации имеют значительную длину, поэтому фронты С-сигнала могут затягиваться. В JK-триггере, построенным по последней схеме, возможны «гонки по входам» в режиме Т на пологом срезе С-сигнала. Пусть JK-триггер до поступления находился с сброшенном состоянии, тогда по фронту С-сигнала триггер М-ступени переключится в единичное состоянии. Пусть при этом элемент 1 имеет высокий порог переключения,а 2 — низкий. Тогда где-то в начале пологого среза С-сигнала элемент 1 уже начнёт воспринимать С-сигнал как 0 и, переключившись, откроет элемент 5 S-ступени, пропустив единичное состоянии триггера M-ступени в триггер S-ступени. Это единица с выхода элемента 7 попадёт на вход элемент 2, который воспринимает С-сигнал как «1», что вызывает на выходе элемента 2 ложный переброс триггера M-ступени в «0». Это состояние будет передано в S-ступень. В результате выход триггера за время среза дважды изменить своё состояние, посчитав тем самым один С-сигнал за два.

Этот триггер обеспечивает установка по выходной помехе. При этом он не предъявляет требований к нормированию времени задержки и порогам их переключения. Кроме того, триггер управляется по штатным входам и асинхронным R и S входам, при чем действие R и S входов должно блокировать штатные входы, в случае противоположного воздействия на триггер.

Билет № 22