- •1)Обобщенная структурная схема эвм.
- •2)Основные булевы функции от двух переменных.
- •3)Rs- триггер.
- •1)Классификая эвм
- •2)Минимизация булевых функций.
- •3)Jk –триггер
- •1)Принцип программного управления.
- •2)Выполнение операции алгебраического сложения в д кодах (система 2421).
- •1)Представление чисел. Формы представления чисел.
- •Вещественные числа (числа с плавающей точкой)
- •2)Rs- триггер.
- •3)Суммирующие и вычитающие счетчики.
- •1)Способы задания булевой функции
- •2) Элементы эвм.
- •3)Мультиплексор. Демультиплексоры.
- •1)Представление чисел. Формы представления чисел.
- •2)Счетчики. Классификация.
- •3)Безадресные зу.
- •1)Выполнение операции алгебраического сложения в д кодах (система 2421).
- •2)Организация системы прерываний.
- •3) Последовательные и параллельные регистры.
- •1)Запоминающие устройства (зу). Классификация.
- •2)Запоминающие устройства (зу). Классификация. То же самое, что и первый вопрос(!)
- •3)Последовательные и параллельные регистры.
- •1)Озу. Статическая и динамическая память.
- •2, Организация мультипрограммной работы эвм.
- •3) Регистр на rs-триггерах с последовательным занесением справа и параллельной выдачей.
- •1, Процессоры эвм. Классификация.
- •2, Локальные сети.
- •Назначение и классификация процессоров
- •Назначение и классификация процессоров
- •Алгебраическое сложение в дополнительном коде
- •1)Уу схемно-логического типа.
- •2)Сумматоры.
- •3)Озу. Статическая и динамическая память.
- •1)Зу с произвольным доступом.
- •2)Дешифраторы.
- •3)Микропрограммное уу.
- •Память динамического типа ( dram)
- •Память статического типа (sram))
- •2) Мультиплексор. Демультиплексор.
- •Сегментная защита памяти
- •2) Обобщенная структурная схема алу
- •3)Однотактный двухступенчатый rs- триггер в базисе или-не с запрещающими связями
- •1) Обобщенная структурная схема устройства управления (уу).
- •2) Зу с последовательным доступом.
- •3) Однотактный двуступенчатый d- триггер в базисе или-не с запрещающими связями.
- •1) Микропрограммное уу.
- •2) Зу с циклическим доступом.
- •3) Однотактный двуступенчатый d- триггер в базисе и-не с инвертором.
- •1)Организация мультипрограммной работы эвм.
- •2)Обобщенная структурная схема алу
- •3) Двухступенчатый jk-триггер с запрещающими связями.
- •1)Обобщенная структурная схема алу
- •2.Сумматоры.
- •3) Двухступенчатый jk-триггер с запрещающими связями.
- •1)Архитектура вычислительных комплексов и систем
- •2)Однотактный двухступенчатый rs- триггер в базисе или-не с запрещающими связями
- •Параллельные регистры
- •Сдвигающие регистры
- •2. Зу с произвольным и с последовательным доступами
2) Обобщенная структурная схема алу
АЛУ предназначено для аппаратного исполнения простейших операций, таких как сложение, вычитание, пересылка, логические операции «И», «ИЛИ», сложение по модулю два, сдвиг и т.д. Более сложные действия выполняются с помощью микропрограмм и подпрограмм. Признаки операций, реализуемых АЛУ, а также признаки состояния микропроцессора хранятся в регистрах состояний.
Число регистров общего назначения РОН обычно варьируется от 4 до 64, причем конкретное число регистров во многом определяет вычислительные возможности микропроцессора. РОН используются как внутренняя сверхоперативная память, что позволяет реже (в 1,5-3 раза) обращаться к внешней памяти через интерфейс и увеличивает общее быстродействие.
Функции специализированных регистров чрезвычайно обширны. Счетчик команд содержит адрес расположенной в памяти и выполняемой в данное время команды. Регистр адреса хранит адрес расположенного в памяти слова, к которому происходит обращение. Накопительный регистр (аккумулятор) предназначен для хранения промежуточных результатов арифметических или логических операций АЛУ.
Чаще всего ввод и вывод всех данных АЛУ производится через аккумулятор. Регистр команд сохраняет на время дешифрации и исполнения код команды, адрес которой был определен счетчиком команд. Содержимое разрядов регистра состояния позволяет судить о результате вычислений (нулевой, положительный, переполнение и др.) для того, чтобы организовать программные переходы по заданным признакам или условиям. Стековая память обычно используется для хранения состояний всех внутренних регистров при обработке прерываний, а также для запоминания адреса возврата при выходе из подпрограммы. Индексные регистры служат для формирования адресов ячеек памяти.
3)Однотактный двухступенчатый rs- триггер в базисе или-не с запрещающими связями
Двухступенчатые триггерные устройства, как правило, выполняются на основе синхронных триггеров RS по схеме “M – S”. В соответствии с этим способом ДТУ выполняются на двух триггерах –M (Master - основной) и S (Slave - вспомогательный). Основной триггер M принимает информацию, а вспомогательный триггер – S фиксирует состояние ДТУ. При этом основной и вспомогательный триггеры могут быть либо однотипными (оба триггера RS- или D-типа), либо разнотипными. Комбинация сигналов R = S = С = 1 для ДТУ типа RS является запрещенной. Для устойчивой работы схемы необходимо, чтобы длительность тактирующего импульса tи ≥ 3t зд.ср.
Схема RS-ДТУ с запрещающими связями на элементах ИЛИ-НЕ изображен на рис.1. Особенность этой схемы состоит в том, что во время действия ТИ одновременно с записью входной информации в основной триггер с его вентилей B1, B2 поступают запрещающие сигналы на вентили В3, В4 вспомогательного триггера, блокирующие перезапись информации из основного триггера во вспомогательный. После прекращения действия тактирующего импульса эта блокировка снимается и происходит запись состояния основного триггера во вспомогательный. Схема такого триггера на элементах И-НЕ строится аналогично, но управляется тактовым импульсом с уровнем логического "1".
Рис.1. Однотактный двухступенчатый RS-триггер с запрещающими связями и временная диаграмма его работы в режиме Т и JK-триггера
Билет №19
