- •1)Обобщенная структурная схема эвм.
- •2)Основные булевы функции от двух переменных.
- •3)Rs- триггер.
- •1)Классификая эвм
- •2)Минимизация булевых функций.
- •3)Jk –триггер
- •1)Принцип программного управления.
- •2)Выполнение операции алгебраического сложения в д кодах (система 2421).
- •1)Представление чисел. Формы представления чисел.
- •Вещественные числа (числа с плавающей точкой)
- •2)Rs- триггер.
- •3)Суммирующие и вычитающие счетчики.
- •1)Способы задания булевой функции
- •2) Элементы эвм.
- •3)Мультиплексор. Демультиплексоры.
- •1)Представление чисел. Формы представления чисел.
- •2)Счетчики. Классификация.
- •3)Безадресные зу.
- •1)Выполнение операции алгебраического сложения в д кодах (система 2421).
- •2)Организация системы прерываний.
- •3) Последовательные и параллельные регистры.
- •1)Запоминающие устройства (зу). Классификация.
- •2)Запоминающие устройства (зу). Классификация. То же самое, что и первый вопрос(!)
- •3)Последовательные и параллельные регистры.
- •1)Озу. Статическая и динамическая память.
- •2, Организация мультипрограммной работы эвм.
- •3) Регистр на rs-триггерах с последовательным занесением справа и параллельной выдачей.
- •1, Процессоры эвм. Классификация.
- •2, Локальные сети.
- •Назначение и классификация процессоров
- •Назначение и классификация процессоров
- •Алгебраическое сложение в дополнительном коде
- •1)Уу схемно-логического типа.
- •2)Сумматоры.
- •3)Озу. Статическая и динамическая память.
- •1)Зу с произвольным доступом.
- •2)Дешифраторы.
- •3)Микропрограммное уу.
- •Память динамического типа ( dram)
- •Память статического типа (sram))
- •2) Мультиплексор. Демультиплексор.
- •Сегментная защита памяти
- •2) Обобщенная структурная схема алу
- •3)Однотактный двухступенчатый rs- триггер в базисе или-не с запрещающими связями
- •1) Обобщенная структурная схема устройства управления (уу).
- •2) Зу с последовательным доступом.
- •3) Однотактный двуступенчатый d- триггер в базисе или-не с запрещающими связями.
- •1) Микропрограммное уу.
- •2) Зу с циклическим доступом.
- •3) Однотактный двуступенчатый d- триггер в базисе и-не с инвертором.
- •1)Организация мультипрограммной работы эвм.
- •2)Обобщенная структурная схема алу
- •3) Двухступенчатый jk-триггер с запрещающими связями.
- •1)Обобщенная структурная схема алу
- •2.Сумматоры.
- •3) Двухступенчатый jk-триггер с запрещающими связями.
- •1)Архитектура вычислительных комплексов и систем
- •2)Однотактный двухступенчатый rs- триггер в базисе или-не с запрещающими связями
- •Параллельные регистры
- •Сдвигающие регистры
- •2. Зу с произвольным и с последовательным доступами
3)Озу. Статическая и динамическая память.
ОЗУ – оперативное запоминающее устройство (RAM) – служит для хранения программ и данных на время решения задачи. Обязательное устройство ЭВМ. В современных компьютерах ОЗУ может состоять из нескольких частей (микросхем). Особенностью современных полупроводниковых ОЗУ является исчезновение (потеря) информации во время отключения источника питания: планового или несанкционированного. Выполняемая в конкретный момент времени задача, и ее данные хранятся именно в ОЗУ. Большой объем современных ОЗУ делает время доступа к ним в несколько раз больше, чем время выполнения машинной операции процессором (процессорный цикл). Поэтому возникает необходимость в наличии БЗУ (КЭШ) между процессором и ОЗУ.
Оперативная память (ОЗУ) относится к одному из важнейших компонентов ЭВМ. От ее параметров в значительной степени зависят функциональные возможности всей системы.
Характеристики оперативной памяти и особенности ее устройства являются важнейшим фактором, от которого зависит быстродействие компьютера. Даже при наличии «быстрого» процессора скорость выборки данных из памяти может оказаться невысокой, и именно эта невысокая скорость работы ОП будет определять быстродействие ЭВМ. Время цикла работы с памятью tm особенно заметно больше чем время цикла работы центрального процессора tc. При обращении к ОП, время обращения T=tm+tc, в период этого времени ни одно устройство не может работать. Таким образом, возникает проблема доступа к ОП.
Оперативная память выполнена обычно на микросхемах динамического типа с произвольной выборкой DRAM (Dynamic Random Access Memory). Каждый бит такой памяти представляется в виде наличия (или отсутствия) заряда на конденсаторе, образованном в структуре полупроводникового кристалла.
Другой, более дорогой тип памяти – статический. SRAM (Static RAM) в качестве элементарной ячейки использует так называемый статический триггер, схема которого состоит из нескольких транзисторов. Статический тип памяти обладает более высоким быстродействием.
Динамическая память.
DRAM в современных ПК используется обычно в качестве оперативной памяти общего назначения, а также как память видеоадаптера.
Из применяемых в современных и перспективных ПК типов динамической памяти наиболее известны: DRAM, FPM DRAM, EDO DRAM, BEDO DRAM, ED RAM, CD RAM, Synchronous DRAM, DDR SDRAM и SL RAM; видеопамять: MDRAM, VRAM, WRAM, SGRAM, RDRAM и др.
Статическая память.
SRAM в современных ПК обычно применяется в качестве КЭШ-памяти второго уровня для кэширования основного объема ОЗУ.
SRAM выполняется обычно на основе ТТП, КМОП или БиКМОП – микросхем. По способу доступа к данным может быть как асинхронной, так и синхронной.
Асинхронным называется доступ к данным, который можно осуществлять в произвольный момент времени. Асинхронная SRAM применялась на материнских платах третьего ¸ пятого поколения процессоров. Время доступа к ячейкам такой памяти составляло от 15нс (33МГц) до 8нс (66МГц).
Для описания характеристик быстродействия ОП применяются так называемые циклы чтения/записи. При обращении к памяти на считывание или запись первого машинного слова расходуется больше тактов, чем на обращение к трем последующим словам.
Билет № 16