1)Уу схемно-логического типа.

Любое цифровое устройство состоит из двух блоков: операционного и управляющего.

В операционном блоке каждая операция разделяется на микрооперации, соответствующие одному элементарному преобразованию в ЦВМ под воздействием определенных функциональных управляющих сигналов – микрокоманд. Длительность микрокоманды определяется временем выполнения микроопераций (очистка регистров, передача информации, прием информации, сдвиги и т.д.). Микрокоманда в общем случае состоит из нескольких микроопераций. Время выполнения одной микрокоманды (за исключением обращения к ОЗУ без КЭШа) называется рабочим тактом процессора. Последовательность микрокоманд, обеспечивающая выполнение одной операции (команды из системы команд ЭВМ) называется микропрограммой этой операции.

Выработка управляющих сигналов (УС) для выполнения микропрограммы осуществляется устройством управления (УУ). Таким образом, УУ служит для автоматического управления процессом вычислений, обеспечивая координацию работы всех устройств ЦВМ с помощью синхронизирующих и управляющих сигналов.

УУ (по способу построения БУО (блок управления операцией) делятся на:

-УУ со схемным формированием УС (УУ с «жесткой» логикой);

-УУ с программируемой логикой (микропрограм-е УУ).

В БУО с «жесткой» логикой последовательность управляющих сигналов вырабатывается посредством логических схем.

рис. 2.35. Обобщенная структурная схема УУ с «жесткой» логикой

ГТИ – генератор тактовых импульсов;

РТС – распределитель тактовых сигналов;

Q₁,Q₂…Q_m – m-команд системы машинных команд ЭВМ;

I₁,I₂…I_k – количество числа тактов, необходимых для выполнения самой длинной операции;

x₁,x₂…x_L – сигналы логических условий;

y₁,y₂…y_n – управляющие сигналы.

Для выполнения команд «разной» (по времени) длины используются дополнительные счетчики тактов.

БУО с «жесткой» логикой строится на основе интерпретации микропрограмм для выполнения операций. Для чего на языке микроопераций описывается микропрограмма выполнения какой-либо команды из системы машинных команд ЭВМ. На основе микропрограмм выполнения машинных операций строится управляющий автомат (Мили или Мура).

2)Сумматоры.

Сумматором называют схему, осуществляющую арифметическое сложение (суммирование) двух чисел. Сумматор является одним из основных узлов АЛУ, в значительной степени определяющим скорость его работы. Различают сумматоры комбинационные и накапливающие. Комбинационный сумматор представляет собой комбинационную схему, на входы которой одновременно подаются слагаемые X и Y, а на выходе с задержкой, свойственной комбинационным цепям, в том же машинном такте формируется значение их сумм S. Накапливающий сумматор представляет собой последовательную схему, построенную на триггерах, имеющих счетный T вход и установочные RS или JK входы. В отличие от комбинационных сумматоров на накапливающий сумматор слагаемые X и Y подаются последовательно (поочередно) в разные моменты времени. Путем поочередной подачи накапливающий сумматор может суммировать любое количество поступающих на его вход чисел.

Сумматор – функциональный узел ЭВМ, предназначенный для сложения трех двоичных чисел (слагаемых и переноса из предыдущего разряда) и формирования на выходе сигналов суммы и переносов.

Классификация:

1. по числу входов: полусумматоры; одноразрядные сумматоры; многоразнядные сумматоры: последовательные; параллельные;

2. по способу организации межразрядных переносов:

с последовательным переносом; с параллельным переносом; с групповой структурой;

3. по логической структуре: комбинационные сумматоры;

накапливающие сумматоры;

4. по способу тактирования: асинхронные; синхронные;

5. в зависимости от системы счисления: двоичные; двоично-десятичные; прочие.

Базовые схемы:

1. Одноразрядный двоичный комбинационный сумматор:

Обладает высоким быстродействием, однако сигналы S_i и P_i имеют место только во время действия входных сигналов (отсутствует хранение).

2. Одноразрядный накапливающий двоичный сумматор:

Строится на основе счетных триггеров. По сравнению с комбинационным, быстродействие ниже (последовательное поступление входных сигналов).

3. Многоразрядный последовательный сумматор:

4. многоразрядный параллельный сумматор с последовательным переносом: