- •1)Обобщенная структурная схема эвм.
- •2)Основные булевы функции от двух переменных.
- •3)Rs- триггер.
- •1)Классификая эвм
- •2)Минимизация булевых функций.
- •3)Jk –триггер
- •1)Принцип программного управления.
- •2)Выполнение операции алгебраического сложения в д кодах (система 2421).
- •1)Представление чисел. Формы представления чисел.
- •Вещественные числа (числа с плавающей точкой)
- •2)Rs- триггер.
- •3)Суммирующие и вычитающие счетчики.
- •1)Способы задания булевой функции
- •2) Элементы эвм.
- •3)Мультиплексор. Демультиплексоры.
- •1)Представление чисел. Формы представления чисел.
- •2)Счетчики. Классификация.
- •3)Безадресные зу.
- •1)Выполнение операции алгебраического сложения в д кодах (система 2421).
- •2)Организация системы прерываний.
- •3) Последовательные и параллельные регистры.
- •1)Запоминающие устройства (зу). Классификация.
- •2)Запоминающие устройства (зу). Классификация. То же самое, что и первый вопрос(!)
- •3)Последовательные и параллельные регистры.
- •1)Озу. Статическая и динамическая память.
- •2, Организация мультипрограммной работы эвм.
- •3) Регистр на rs-триггерах с последовательным занесением справа и параллельной выдачей.
- •1, Процессоры эвм. Классификация.
- •2, Локальные сети.
- •Назначение и классификация процессоров
- •Назначение и классификация процессоров
- •Алгебраическое сложение в дополнительном коде
- •1)Уу схемно-логического типа.
- •2)Сумматоры.
- •3)Озу. Статическая и динамическая память.
- •1)Зу с произвольным доступом.
- •2)Дешифраторы.
- •3)Микропрограммное уу.
- •Память динамического типа ( dram)
- •Память статического типа (sram))
- •2) Мультиплексор. Демультиплексор.
- •Сегментная защита памяти
- •2) Обобщенная структурная схема алу
- •3)Однотактный двухступенчатый rs- триггер в базисе или-не с запрещающими связями
- •1) Обобщенная структурная схема устройства управления (уу).
- •2) Зу с последовательным доступом.
- •3) Однотактный двуступенчатый d- триггер в базисе или-не с запрещающими связями.
- •1) Микропрограммное уу.
- •2) Зу с циклическим доступом.
- •3) Однотактный двуступенчатый d- триггер в базисе и-не с инвертором.
- •1)Организация мультипрограммной работы эвм.
- •2)Обобщенная структурная схема алу
- •3) Двухступенчатый jk-триггер с запрещающими связями.
- •1)Обобщенная структурная схема алу
- •2.Сумматоры.
- •3) Двухступенчатый jk-триггер с запрещающими связями.
- •1)Архитектура вычислительных комплексов и систем
- •2)Однотактный двухступенчатый rs- триггер в базисе или-не с запрещающими связями
- •Параллельные регистры
- •Сдвигающие регистры
- •2. Зу с произвольным и с последовательным доступами
Назначение и классификация процессоров
Процессор – устройство, осуществляющее процесс автоматической обработки данных и программное управление этим процессом. Процессоры можно классифицировать, например, по следующим признакам: По используемой системе счисления:
работающие в позиционной системе счисления;
работающие в непозиционной системе счисления (например, СОК).
По способу обработки разрядов: с параллельной обработкой разрядов; с последовательной обработкой; со смешанной обработкой (последовательно-параллельной).
По составу операций: процессоры общего назначения; проблемно-ориентированные; специализированные.
По месту процессора в системе:
центральный процессор (ЦП); сопроцессор;
периферийный процессор; канальный процессор (контроллер канала ввода/вывода); процессорный элемент (ПЭ) многопроцессорной системы.
По организации операционного устройства: с операционным устройством процедурного типа (I-процессоры, M-процессоры); процессоры с блочным операционным устройством;
процессоры с конвейерным операционным устройством (с арифметическим конвейером).
По организации обработки адресов: с общим операционным устройством; со специальным (адресным) операционным устройством.
По типу операндов: скалярный процессор; векторный процессор; с возможностью обработки и скалярных, и векторных данных. По логике управления процессором: с жесткой логикой управления; с микропрограммным управлением.
По составу (полноте) системы команд: RISC; CISC. По организации управления потоком команд / способу загрузки исполнительных устройств: с последовательной обработкой команд; с конвейером команд; суперскалярные процессоры; процессоры с длинным командным словом (VLIW) и т. д.
Вопрос№2. Операция алгебраического сложения в ЭВМ. При вычислении суммы двух чисел возможны два варианта: слагаемые имеют одинаковые знаки и слагаемые имеют различные знаки. В результате этого алгоритмы получения суммы для каждого из них различны. Для операндов с одинаковыми знаками:
1. Сложить два числа.
2. Сумме присвоить знак одного из слагаемых.
Алгоритм получения алгебраической суммы:
1. Сравнить знаки слагаемых, и если они одинаковы, то выполнить сложение по первому алгоритму. 2. Если знаки слагаемых разные, то сравнить слагаемые по абсолютной величине. 3. Вычесть из большего меньшее. 4. Результату присвоить знак большего слагаемого. Из этого следует, что первый алгоритм проще второго. Следовательно, желательно преобразовать отрицательные числа таким образом, чтобы операцию вычитания заменить операцией сложения, т.е. S=A+(-B). Для того, чтобы решить эту проблему, необходимо вводить специальные коды: прямой, обратный, дополнительный. Способ построения этих кодов определяется функциями кодирования, которые должны обеспечить: 1. Запись алгебраического знака числа. 2. Представление отрицательных чисел при помощи вспомогательных, положительных, которые отличаются по изображению от положительных исходных чисел, т.е. области изображений положительных и отрицательных чисел не должны пересекаться. 3. Полную идентичность алгоритмов выполнения операций над числами различных знаков, и следовательно, полную идентичность необходимого при этом оборудования.