Асинхронный режим

При асинхронном приеме появление на входе приемника напря­жения низкого уровня свидетельствует о приходе старт-бита. При этом схема управления и синхронизации определяет конец битов данных, бит контроля, если контроль запрограммирован, и бит ос­танова. Принимаемые биты записываются в регистры приемника и через внутреннюю магистраль передаются в буфер ввода/вывода, При этом на выводе RXRDY «Готовность приемника» устанавлива­ется сигнал высокого уровня, свидетельствующий о готовности дан­ных к вводу в МП или внешние устройства.

Асинхронный режим характеризуется оди­ночными посылками информации, инициализа­ция которых определяется либо микропроцес­сором системы (где стоит микросхема КР580ВВ51А), либо внешним устройством.

В начале каждой посылки устанавливается отрицательней импульс «старт-бит», длитель­ность которого равна биту данных. «Старт-бит» служит для ввода в синхронизацию передатчика/приемника микросхемы КР580ВВ51А и приемника/передатчика внешнего устройства. В конце каждой посылки устанавливается по­ложительный импульс «стоп-бит», длитель­ность которого может равняться 1; 1,5 и 2 длительностям бита информации (устанав­ливается программно); «стоп-бит» служит для определения конца посылки.

Асинхронный режим имеет три подрежима, отличающихся друг от друга различным соот­ношением численных значений частот синхро­низации передачи/приема к скорости пере­дачи:

• подрежим 1:1 соотношения частот общей синхронизации микросхемы и синхронизации передачи/приема, а также скорость передачи аналогичны синхронному режиму;

• подрежим 1:16:

- К бод;

- К бод;

• подрежим 1:64:

- 9,6 К бод;

- 9,6 К бод;

В подрежимах 1:16 и l:64 должны выпол­няться условия:

≤f_c /4,5;

≤f_c /4,5.

Программирование микросхемы на требуе­мый режим работы производится путем зане­сения в соответствующие регистры слов ин­струкций режима, синхросимволов (для син­хронного режима) и команд. Процесс программирования в целом асинхронен относитель­но сигналов и , однако запись инст­рукции режима для асинхронного режима 1:1 должна производиться только в положительном полупериоде сигналов и .

При занесении в микросхему управляю­щих слов или данных, а также при чтении со­стояния на вход С должны поступать импуль­сы синхронизации.

Время восстановления между операциями записи в асинхронном режиме 8Тс, в синхронном режиме 16Тс.

Данные D0 - D7 записываются в буферные схемы ввода/вывода после перехода сигнала из состояния низкого уровня в состояние высокого уровня через 2Тс. При чтении со­стояния входные сигналы и уста­навливаются за 8Т_С до перехода сигнала из состояния высокого уровня в состояние низкого уровня.

При передаче/приеме информации микро­схема устанавливается в исходное состояние сигналом SR.

После записи инструкции режима, синхросимвола (синхросимволов) и инструкции команд она переходит в один из пяти основных режимов работы.

1. Асинхронная передача. После записи в микросхему данных в па­раллельном формате происходит автоматиче­ское присоединение к каждой посылке старт-бита и стоп-бита. Бит контроля четности (если он запрограммирован) вводится перед битами останова и может иметь нулевое или единичное значение.

Если в инструкции команды в разряд D0 записана 1 и на входе устанавливается напряжение низкого уровня, то информация в виде последовательного потока данных по­дается на вывод TxD с частотой, кратной 1:1, 1:16 или 1:64 части частоты синхронизации передатчика (как определено инструкцией ре­жима). Если микросхема не содержит инфор­мацию для передачи, то на выходе TxD уста­навливается напряжение высокого уровня. Если в инструкции команды запрограммирован режим «пауза», то на выходе TxD устанавли­вается .напряжение низкого уровня.

2. Асинхронный прием. Напряжение высокого уровня на входе RxD свидетельствует о том, что в дан­ный момент нет приема информации. Если УСАПП запрограммирован инструкцией режи­ма на асинхронный прием, то появление на входе RxD напряжения низкого уровня сви­детельствует о приходе старт-бита. Истинность этого бита проверяется вторично стробированием в его середине. Если наличие напряже­ния низкого уровня на входе подтверждается, то запускается счетчик битов, который позво­ляет определять конец битов данных, бит кон­троля (если контроль запрограммирован) и стоп-бит. С другой стороны, если при вторич­ной пробе обнаруживается напряжение высо­кого уровня, то приемник переходит в исход­ное состояние.

Схема управления и синхронизации прием­ника предохраняет от ошибочного запуска счетчика битов, если из выводе RxD присут­ствует напряжение низкого уровня, вызванное командой D3 «Пауза». Регистр приемника обна­руживает паузу и на выводе SYNDET/BD устанавливается напряжение высокого уровня.

Если есть ошибка в принятых данных, то триггер ошибки четности устанавливается в единичное состояние. Если при анализе ока­жется, что стоп-бит в состоянии низкого уровня, то триггер ошибки стоп-бита устанав­ливается в единичное состояние. Стоп-бит сиг­нализирует о том, что данные находятся в приемнике. Принятые данные передаются через внутренние шины данных в выходной регистр данных, и тогда на выходе RxRDY по­является напряжение высокого уровня, сигна­лизируя о готовности к считыванию. Если предыдущий символ (данные) не был передан в микропроцессор, то принятый символ заме­няет его в буферных схемах ввода/вывода и триггер ошибки переполнения устанавливается в единичное состояние (т. е. предыдущее число теряется). Триггер ошибки переполнения так­же установится в единичное состояние, если чтение данных произойдет в момент записи данных из регистра приемника в выходной ре­гистр данных буферных схем ввода/вывода (в этом случае предыдущие данные также те­ряются).

Наличие ошибок в триггерах не останавли­вает работу микросхемы. Триггеры ошибок сбрасываются инструкцией команды в исход­ное состояние.

Если в асинхронном режиме во время прие­ма/передачи информации программируется па­уза, регистр приемника автоматически обна­руживает ее, индицирует и запоминает с по­мощью внутреннего триггера «Пауза». Про­контролировать это состояние можно на вы­воде 16 SYNDET/BD или во время чтения со­стояния УСАПП (разряд D6). Установить вы­вод 16 и разряд D6 в состояние низкого уров­ня можно сигналом SR или положительным импульсом, пришедшим первым на вход RxD.

3. Синхронная передача. После записи в микросхему инструкции ре­жима, синхросимволов, инструкции команды и данных передатчик не начнет передачу до тех пор, пока на входе не установится напря­жение низкого уровня. Если на входе установилось напряжение низкого уровня и в разряд D0 инструкции команды записана 1, то передатчик начинает трансляцию по вы­ходу TxD со скоростью синхроимпульсов, по­ступающих на вход .

Каждый раз после сигнала RS программи­руются инструкция режима, синхросимвол (синхросимволы) и инструкция команды. Для начала передачи информации по выводу TxD в передатчик необходимо записать любые дан­ные, которые будут потеряны, так как в это время приемник внешнего устройства будет работать в режиме поиска синхросимволов.

Может получиться, что микропроцессор не запишет очередную информацию в УСАПП до того, как последний передаст предыдущую информацию. В этом случае для предотвраще­ния потери синхронизации между УСАПП и внешним устройством в поток данных автома­тически вставляются синхросимволы. При этом на выход TxEND подается напряжение высо­кого уровня, показывающее, что УСАПП не имеет информация для передачи и синхросимвол (синхросимволы) послан внешнему уст­ройству. Когда микропроцессор начинает за­писывать информацию в УСАПП, на выходе TxEND устанавливается напряжение низкого уровня.

4. Синхронный прием с внутренней син­хронизацией. В этом режиме работа микросхемы начи­нается с поиска синхросимволов. Информация принимается по входу RxD нa первый регистр приемника и непрерывно сравнивается с со­держимым регистра первого синхросимвола. Если содержимое двух регистров не одинако­во, то регистр приемника принимает следую­щий бит информации и сравнение повторяется. Когда содержимое сравниваемых регистров становится одинаковым, УСАПП заканчивает поиск и переходит в режим синхронизации. При этом, если нe запрограммирован контроль по четности (нечетности), на выводе SYNDET/BD, работающем как выход, во вре­мя приема последнего бита синхросимвола с задержкой на 24 Тс относительно фронта сиг­нала устанавливается напряжение высо­кого уровня, сигнализируя внешнему устройст­ву о том, что произошел захват синхрониза­ции.

Если УСАПП запрограммирован на работу с двумя синхросимволами или с контролем по четности (нечетности), то указанная выше си­туация произойдет во время приема послед­него бита второго синхросимвола или бита контроля соответственно.

На выводе SYNDET/BD при чтении состоя­ния УСАПП устанавливается напряжение низ­кого уровня.

5. Синхронный прием с внешней синхро­низацией. В режиме синхронного приема с внешней синхронизацией на вывод SYNDET/BD, рабо­тающий как вход, подается напряжение син­хронизации, которое разрешает прием инфор­мации по входу RxD со скоростью синхросиг­налов, поступающих на вход . Длитель­ность входных сигналов, поступающих на вход SYNDET/BD, должна быть больше или равна периоду частоты синхронизации сигналов, по­ступающих на вход .

Синхросигнал, поступающий на вход SYNDET/BD, может задержать начало приема информации на один период частоты синхрони­зации приемника из-за отсутствия правильно­го соотношения во времени синхросигнала и сигналов, поступающих на вход SYNDET/BD.

Для исключения задержки (сдвига) бита данных, например начала приема информации по входу RxD с n-го периода частоты синхро­низации сигнала , необходимо на выводе SYNDET/BD в период п - 1 частоты синхрони­зации установить напряжение высокого уровня не более чем за 10Т_С до начала перехода по­ложительного полупериода сигнала из со­стояния высокого уровня в состояние низкого уровня.

Для исключения ошибок, вызванных ложным появлением сигнала RxRDY, необходимо через два-три периода сигнала после начала пе­редачи данных произвести чтение данных без учета результата.

Если в инструкции режима запрограммирован синхронный прием с внеш­ней синхронизацией, то цепи внутренней син­хронизации блокируются внутренним тригге­ром внешней синхронизации, который маски­руется разрядом D6 инструкции режима и положительным фронтом сигнала и уста­навливается в исходное состояние при поступ­лении сигнала SR или при чтении состояния микросхемы.

В режиме синхронного приема с внешней синхронизацией запрограммированные синхросимволы не используются, а начало и конец приема данных определяются сигналом SYNDET/BD.

Ошибки четности и переполнения контроли­руются тем же способом, что и в асинхронном режиме.

В системах передачи данных часто необходи­мо контролировать то состояние микросхемы, которое устанавливается в процессе работы, сбоев, ошибок или других ситуаций. Микро­схема УСАПП содержит регистр состояний, по­зволяющий программисту читать ее состояние в любой момент времени в процессе выполне­ния операции. Содержимое регистра состояния не изменяется во время чтения состояния.

Регистр состояний находится в буферных схемах ввода/вывода. Формат регистра состояний:

Назначение сигналов , SYNDET/BD, TxEND, RxRDY приведено в табл. 1.7. Исклю­чение составляет только сигнал состояния TxRDY разряда D0 регистра состояния. Вывод 15 (TxRDY) маскируется сигналами и «Передача информации возможна» разряда D0 инструкции команды, а сигнал регистра со­стояния TxRDY не маскируется указанными выше сигналами, а только определяет, свободен или занят входной регистр данных буферной схемы ввода/вывода. Триггер ошибки стоп-бита D5 устанавливается в единичное состояние, ес­ли в конце посылки не обнаруживается стоп-бит. Триггер ошибки переполнения D4 уста­навливается в единичное состояние, если мик­ропроцессор не прочитал символ перед приемом в буферные схемы ввода/вывода новой инфор­мации. Триггер ошибки четности D3 устанав­ливается в единичное состояние, если в приня­тых данных обнаруживается ошибка.

Каждая из ошибок не прерывает работу ми­кросхемы. Триггеры ошибок устанавливаются в исходное состояние инструкцией команды.

Режим «Чтение состояния» позволяет ис­пользовать данную схему в системах с преры­ванием и в системах с последовательным оп­росом внешних устройств.

Максимальное время обновления информа­ции в выходном регистре состояния буферных схем ввода/вывода происходит через период сигнала .