2.2.4.3 Принцип действия базовой схемы эсл
Функционально схема ЭСЛ состоит из трех узлов:
а) токовый переключатель на транзисторах
VT1 – VT4
и резисторах R1
‑ R3.
Содержит две ветви: входную на транзисторах
VТ1 –
VТ3
(максимально может быть до 9 входов)
и резистор R1
и опорную на VТ4
и резисторе R2.
Транзисторы работают в ключевом режиме,
а именно: открыт – активный режим, не
входит в насыщенный и заперт. Ветви
имеют общее сопротивление R3.
Источник питания En u
R3
образуют генератор тока, причем R3
>> R1,
R2. Это
дает постоянство эмиттерного тока
.
б) источник опорного напряжения, включающий параметрический стабилизатор на элементах R5, VD1, VD2, R6 и эмиттерный повторитель на VT5 и R 4. VD1, VD2 – обеспечивают температурную компенсацию Uоп.
в) выходные эмиттерные повторители на
транзисторах VT6
и VT7. Цепь
нагрузок транзисторов VT6
и VT7 вынесена
из ИС ЭСЛ, что способствует снижению
рассеиваемой в ней мощности и расширению
функциональных возможностей. Эмиттерные
повторители на VT6
и VT7 также
являются сдвигателями уровней, повторяют
Uвх, но сдвигают
его на 0,7В для обеспечения входа и
выхода низкого
и высокого
уровней. Таким образом, эмиттерные
повторители на VT6
и VT7
обеспечивают:
а) формирование выходных сигналов;
б) развязку между переключателями тока и нагрузкой;
в) высокую нагрузочную способность;
г) быстрый перезаряд емкости нагрузки за счет малого выходного сопротивления.
В схеме общей шиной является шина +Еп, в результате чего потенциалы точек схемы отрицательны относительно общей шины. Однако в схеме ЭСЛ так же, как и в схемах ТТЛ, реализован принцип положительной логики, при которой большему выходному напряжению соответствует сигнал логической единицы, а меньшему – сигнал логического нуля. Мал логический перепад напряжений между значениями логического нуля и логической единицы выбором малых сопротивлений резисторов R1 и R2 схемы, что крайне полезно с точки зрения уменьшения постоянной времени перезаряда выходной емкости транзистора.
Предположим, что на все входы схемы, в соответствии с рисунком 2.25, х1, ..., х3 подано напряжение, близкое к –Uп, т.е. ‑ логический ноль. Тогда транзисторы VТ1 – VТ3 будут заперты. Весь ток резистора R3 протекает через транзистор VT4, к выводу базы которого приложено напряжение Uоп. Этот транзистор поддерживается в активном режиме работы за счет действия глубокой последовательной отрицательной обратной связи по току. Если не учитывать обратные токи коллекторных переходов транзисторов VТ1 – VТ3, через резистор R1 протекает только базовый ток транзистора VT6 выходного эмиттерного повторителя. Следовательно, напряжение на выходе близко к нулевому
U
y1
= -Iб6 ·
R1 – Uбэ
6, примерно равное – 0,9 В, что
соответствует для положительной логики
логической единице.
Через резистор R2 кроме базового тока транзистора VT7 протекает ток Iк2, примерно равный Iэ. Эти токи создают на резисторе R2 падение напряжения, равное:
UR2 = (Iк 2 + Iб 7)R2 ≈ Iэ R2.
Это напряжение преобразуется выходным эмиттерным повторителем на транзисторе VT7 в выходное напряжение Uy2, определяемое выражением:
Uy2 ≈ -Uбэ 7 – IЭ R2.
Численно напряжение Uy2 примерно равно –1,7 В, что соответствует логическому нулю.
Если хотя бы на один из входов схемы х1, ..., х3 подано напряжение, превышающее по уровню Uоп (-1,3 В), соответствующий транзистор перейдет в активный режим работы. Его ток будет равен току Iэ, что приведет к смене уровней выходного напряжения:
Uy1≈ -Uбэ 6 – IЭ R1;
Uy2 = -Iб7 R2 – Uбэ 7.
Из сказанного следует, что рассмотренная схема реализует по выходу y1 операцию ИЛИ-НЕ, а по выходу у2 – операцию ИЛИ
у1 =
;
у2 = (х1 + х2
+ х3).
Резисторы RБ, включенные между базами транзисторов VТ1 – VТ3 и – En, обеспечивают запертое состояние этих транзисторов при отсутствии входного сигнала. Это позволяет не беспокоиться о подключении неиспользуемых входов ИС к выводам источника питания.
Питание токового переключателя осуществляется постоянным током, так как его работа связана с перераспределением эмиттерного тока (рисунок 2.24). Эмиттерные же повторители потребляют импульсный ток. Для улучшения частотных свойств ЭСЛ сопротивления резисторов, подключаемых к выводам у1 и у2 ИС, выбираются весьма малыми (Rвнешн = 75 ... 100 Ом). Поэтому совместное питание этих цепей из-за малой величины логического перепада может приводить к ложному срабатыванию соседних элементов, т.е. появлению сбоев при обработке информации (внутренних помех). Разделение цепей питания позволяет устранить этот недостаток.
Раздельное питание токовых ключей и выходных эмиттерных повторителей позволяет дополнительно снижать мощность, рассеиваемую в аппаратуре. Так как выходное напряжение элемента лежит диапазоне – 0,9 ... – 1,7 В, то для питания внешних резисторов может быть использовано напряжение, не превышающее 2 В. Это при малых сопротивлениях Rвнешн позволяет значительно уменьшить бесполезные потери мощности.
Таблица истинности для схемы (рисунок 2.25) приведена в таблице 2.10.
Таблица 2.10
х1 |
x2 |
x3 |
y1 |
y2 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
Условное обозначение ЭСЛ имеет вид